計算機組成原理期末複習題目

1. 假定基準程序A在某計算機上的運行時間爲100秒，其中90秒爲CPU時間，其餘爲I/O時間。若CPU速度提高50%，I/O速度不變，則運行基準程序A所消耗的時間是
   A. 55秒　　　　　　　　　　　　　　B. 60秒
   C. 65秒　　　　　　　　　　　　　　D. 70秒

答案解析：假設提高速度後CPU消耗的時間爲X秒，之前CPU的速度爲v，則提高後爲1.5v；
CPU執行的指令條數不變，所以有 90 × V=X×1.5V，則 X=60，再加上I/O時間，共70秒。

2. 一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x，y和z，其中x和z是int型，y爲short型。當x=127，y=-9時，執行賦值語句z=x+y後，x、y和z的值分別是：
   A. x=0000007FH , y=FFF9H , z=00000076H
   B. x=0000007FH , y=FFF9H , z=FFFF0076H
   C. x=0000007FH , y=FFF7H , z=FFFF0076H
   D. x=0000007FH , y=FFF7H , z=00000076H

答案解析：D ，計算機中數據以補碼形勢存儲，int型數據是32位，short型數據是16位。

3. 假定編譯器規定int和short類型長度分別爲32位和16位，執行下列C語言語句： unsigned short x=65530;
   unsigned int y=x;
   得到y的機器數爲：
   A. 0000 7FFAH 　　　　　　　 B. 0000 FFFAH
   C. FFFF 7FFAH　　　　　　　 D. FFFF FFFAH

答案解析：B，unsigned說明x，y均爲無符號數，x是FFFAH，爲正數，故擴展到32位補0.

4. float類型（即IEEE 754單精度浮點數格式）能表示的最大正整數是：
   A. $2^{126}-2^{103}$ 　　　　　　　　 B. $2^{127}-2^{104}$
   C. $2^{127}-2^{103}$ 　　　　　　　　 D. $2^{128}-2^{104}$

答案解析：D，浮點數真值：$(-1)^s \times (1.M) \times 2^{E-127}$，其中E的最大值爲>254，M最大值爲$1-2^{-23}$，故float類型能表示的最大正整數爲
$(1+1-2^{-23}) \times 2^{127} = 2^{128}-2^{104}$

5. 由3個“1”和5個“0”組成的8位二進制補碼，能表示的最小整數是:
   A．-126 　　　　　　　　　　　　 B．-125
   C．-32　　　　　　　　　　　　　D．-3

答案解析：B，補碼形式：10000011—>原碼形式：11111101。

6. 下列有關浮點數加減運算的敘述中，正確的是
   Ⅰ. 對階操作不會引起階碼上溢或下溢
   Ⅱ. 右規和尾數舍入都可能引起階碼上溢
   Ⅲ. 左規時可能引起階碼下溢
   Ⅳ. 尾數溢出時結果不一定溢出
   A．僅Ⅱ、Ⅲ　　　　　　　　　　　B．僅Ⅰ、Ⅱ、Ⅳ
   C．僅Ⅰ、Ⅲ、Ⅳ　　　　　　　　　D．Ⅰ、Ⅱ、Ⅲ、Ⅳ

答案解析：D

8. 假定用若干個2K×4位芯片組成一個8K×8位的存儲器，則地址0B1FH所在芯片的最小地址是：
   A. 0000H　　　　　　　　　　　　　　　B. 0600H
   C. 0700H　　　　　　　　　　　　　　　D. 0800H

答案解析：D，共需要8個芯片，地址範圍分別爲：
0000H_07FFH,0800H0FFFH,1000H_17FFH,18FFH1FFFH,
2000H_27FFH,2800H2FFFH,3000H_37FFH,38FFH3FFFH。故地址0B1FH在第二個芯片，其起始地址爲0800H。

9. 下列有關RAM和ROM的敘述中，正確的是
   I、 RAM是易失性存儲器，ROM是非易失性存儲器
   II、 RAM和ROM都是採用隨機存取的方式進行信息訪問
   III、RAM和ROM都可用作Cache
   IV、RAM和ROM都需要進行刷新
   A. 僅I和II 　　　　　　　　　　　　　B. 僅II和III
   C. 僅I,II，III 　　　　　　　　　　　　D. 僅II，III，IV

答案解析：A

10. 某容量爲256MB的存儲器由若干4M×8位的DRAM芯片構成，該DRAM芯片的地址引腳和數據引腳總數是
    A. 19　　　　　　　　　　　　　　　　B. 22
    C. 30　　　　　　　　　　　　　　　　D. 36

答案解析：A，4M×8位的存儲芯片，需要地址引腳22根，數據引腳8根；DRAM地址引腳減半，故總引腳數爲11+8=19根；若是SRAM芯片，則總引腳數目爲30根。

11. 某存儲器容量爲64KB，按字節編址，地址4000H-5FFFH位ROM區，其餘爲RAM區，若用8K×4位的SRAM芯片設計，則需要該芯片的數量爲
    A. 7　　　　　　　　　　　　　　　　B. 8
    C.14　　　　　　　　　　　　　　　　D.16

答案解析：C，存儲器容量64KB，ROM區容量$2^{13}=8KB$，剩餘64-8=56KB，56KB=>56K×8位，故需要SRAM芯片7×2=14個。

12. 某計算機的Cache共有16塊，採用2路組相連映射方式，每個主存塊大小爲32字節，按字節編址。主存號129號單元所在主存塊應裝入到cache的組號是
    A. 0　　　　　　　　　　　　　　　　B. 2
    C. 4　　　　　　　　　　　　　　　　D. 6

答案解析：C，Cache共16塊，2路組相聯，共8組，組號3位，塊內地址5位，129的二進制爲100 00001，Cache組號爲100B=4。

13. 有如下C語言程序段：
    for (k=0; k<1000; k++)
    a[k]=a[k]+32;
    若數組a及變量k均爲int型， int型佔4B，數據Cache採用直接映射方式，數據區大小爲1KB，塊大小爲16B，該程序段執行過程中訪問數組a的Cache缺失率約爲
    A. 1.25%　　　　　　　　　　　　　　B. 2.5 %
    C.12.5 %　　　　　　　　　　　　　　D. 25 %

答案解析：C，a[k]的訪問步驟是：先訪問cache，cache缺失，之後從主存中取出一個塊調入cache，這個塊中的後幾個數據都是命中的，本題中一個數據佔4B，一個塊大小是16B，這說明一個塊中有4個數據，關鍵是後面還有一次寫，這說明一次循環要八次訪問cache，其中只有第一次是缺失的，後面七次都是命中的，所以缺失率是12.5%。

14. 下列命令組合中，一次訪存過程中，不可能發生的是
    A. TLB未命中，Cache未命中，Page未命中
    B. TLB未命中，Cache命中，Page命中
    C. TLB命中，Cache未命中，Page命中
    D. TLB命中，Cache命中，Page未命中

答案解析：D，Cache中的數據必須是主存中數據的子集。A數據在輔存中，B數據在Cache中，慢表命中，C數據在主存中，快表命中。

15. 設某存儲器按字編址，相對尋址的轉移指令佔兩個字節，第一個字節是操作碼，第二個字節是相對位移量（用補碼錶示）。每當CPU從存儲器取出一個字節時，即自動完成PC+1—>PC。設當前PC的內容爲2003H，要求轉移到200AH，則該轉移指令第二個字節的內容應爲
    A．05H　　　　　　　　B．06H　　　　　　　　C．07H

答案解析：A，當取出轉移指令的兩個字節後PC=2005H，第二個字節的內容爲：0AH-05H=05H。

16. 設某存儲器按字編址，相對尋址的轉移指令佔兩個字節，第一個字節是操作碼，第二個字節是相對位移量（用補碼錶示）。每當CPU從存儲器取出一個字節時，即自動完成PC+1—>PC。若PC的內容爲2008H，要求轉移到2001H，則該轉移指令第二個字節的內容應爲
    A．0F7H　　　　　　　　B．0F8H　　　　　　　C．0F9H

答案解析：A，當取出轉移指令的兩個字節後PC=200AH，第二個字節的內容爲：01H-0AH=0F7H。

17. 假設變址寄存器R的內容爲1000H，指令中的形式地址爲2000H；地址1000H中的內容爲2000H，地址2000H中的內容爲3000H，地址3000H中的內容爲4000H，則變址尋址方式下訪問到的操作數是
    A．1000H　　　　　　　　　　　　　　B．2000H
    C．3000H　　　　　　　　　　　　　　D．4000H

答案解析：D，

變址尋址方式下有效地址EA=®+A=1000H+2000H=3000H，操作數S=(3000H)=4000H。所謂尋址，指的是尋找操作數的地址或下一條將要執行的指令地址。每臺計算機的指令系統都有自身的一套尋址方式，不同計算機的尋址方式的名稱和含義也不同。變址尋址就是把變址寄存器的內容與指令中給出的形式地址A相加，形成操作數有效地址，即EA=(變址寄存器)+A。操作數S與地址碼和變址寄存器的關係爲S=((變址寄存器)+A)。

18. 某計算機按字節編址，指令字長固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個地址字段爲6位，則指令字長至少應該是
    A. 24條　　　　　　　　　　　　　B. 26條
    C. 28條　　　　　　　　　　　　　D. 32條

答案解析：A，三地址指令有29條，所以需要操作碼5位，剩餘32-29=3條，提供給二地址指令使用，而二地址比三地址指令多出6位，則可以表示3$\times 2^6$=192條>107條，所以至少需要$3\times 6+5=23$條，而指令字長應爲8的倍數，所以指令字長至少應該是24條。

19. 某計算機的控制器採用微程序控制方式，微指令中的操作控制字段採用字段直接編碼法，共有33個微命令，構成5個互斥類，分別包含7、3、12、5和6個微命令，則操作控制字段至少有
    A.　5位　　　　　　　　　　　　　　　B. 6位
    C. 15位　　　　　　　　　　　　　　　D. 33位

答案解析：C，字段直接編碼就是把微命令多個段，段的數目等於互斥類的數目。因此這裏分爲5個段，每段裏要留一個離散狀態表示自己沒命令。所以7個微命令對應3位，3個微命令對應2位，12個微命令對應4位，5個微命令對應3位，6個微命令對應3位，共15位。

20. 某同步總線採用數據線和地址線複用方式，其中地址/數據線有32根，總線時鐘頻率爲66MHz，每個時鐘週期傳送兩次數據（上升沿和下降沿各傳送一次數據），該總線的最大數據傳輸率（總線帶寬）是
    A．132MB/s　　　　　　　　　　　　　　B.264MB/s
    C．528MB/s　　　　　　　　　　　　　　D.1056MB/s

答案解析：C，總線帶寬Dr = 2D / T =2 D×f = 2×32bit×66M= 4224bit×106/s = 528MB/s。

21. 下列關於I/O接口的敘述，錯誤的是
    A. 狀態端口和控制端口可以合用同一個寄存器
    B. I/O接口中CPU可訪問的寄存器稱爲I/O端口
    C. 採用獨立編址方式時，I/O端口地址和主存地址可能相同
    D. 採用統一編址方式時，CPU不能用訪存指令訪問I/O端口

答案解析：D

22. 假定一臺計算機的顯示存儲器用DRAM芯片實現，若要求顯示分辨率爲1600*1200，顏色深度爲24位，幀頻爲85Hz，顯示總帶寬的50% 用來刷新屏幕，則需要的顯存總帶寬至少約爲
    A 、245 Mbps　　　　　　　　　　　B、979 Mbps
    C、1958 Mbps　　　　　　　　　　　D、7834Mbps

答案解析：D，顯存總帶寬=1600×1200×24b×85Hz×2 = 7 833 600 000 bps≈7834Mbps。