轉載：https://blog.csdn.net/silent123go/article/details/53169783
協處理器是一種芯片，用於減輕系統微處理器的特定處理任務。例如，數學協處理器可以控制數字處理；圖形協處理器可以處理視頻繪製。例如，intel pentium微處理器就包括內置的數學協處理器。
協處理器可以附屬於ARM處理器。一個協處理器通過擴展指令集或提供配置寄存器來擴展內核處理功能。一個或多個協處理器可以通過協處理器接口與ARM內核相連。
協處理器可以通過一組專門的、提供load-store類型接口的ARM指令來訪問。例如協處理器15（CP15），ARM處理器使用協處理器15的寄存器來控制cache、TCM和存儲器管理。
協處理器也能通過提供一組專門的新指令來擴展指令集。例如，有一組專門的指令可以添加到標準ARM指令集中，以處理向量浮點（VFP）運算。
這些新指令是在ARM流水線的譯碼階段被處理的。如果在譯碼階段發現是一條協處理器指令，則把它送給相應的協處理器。如果該協處理器不存在，或不認識這條指令，則ARM認爲發生了未定義指令異常。這也使得編程者可以用軟件來仿真協處理器的行爲（使用未定義指令異常服務子程序）。
80486CPU之前有協處理器，提高浮點運算能力，那時cpu較弱纔有的協處理器，現在速度是原來數百倍不止，pc機一般不存在協處理器了。
ARM 微處理器可支持多達 16 個協處理器，用於各種協處理操作，在程序執行的過程中，每個協處理器只執行鍼對自身的協處理指令，忽略 ARM 處理器和其他協處理器的指令。ARM 的協處理器指令主要用於：ARM 處理器初始化，ARM 協處理器的數據處理操作，以及在ARM 處理器的寄存器和協處理器的寄存器之間傳送數據，和在 ARM 協處理器的寄存器和存儲器之間傳送數據。ARM 協處理器指令包括以下 5 條：
— CDP 協處理器數操作指令
— LDC 協處理器數據加載指令
— STC 協處理器數據存儲指令
— MCR ARM處理器寄存器到協處理器寄存器的數據傳送指令
— MRC 協處理器寄存器到ARM處理器寄存器的數據傳送指令
協處理器指令介紹
1、CDP 指令
CDP 指令的格式爲：
CDP{條件} 協處理器編碼，協處理器操作碼1，目的寄存器，源寄存器1，源寄存器2，協處理器操作碼2。
CDP 指令用於ARM 處理器通知ARM 協處理器執行特定的操作,若協處理器不能成功完成特定的操作，則產生未定義指令異常。其中協處理器操作碼1 和協處理器操作碼2 爲協處理器將要執行的操作，目的寄存器和源寄存器均爲協處理器的寄存器，指令不涉及ARM 處理器的寄存器和存儲器。
指令示例：
CDP P3 ， 2 ， C12 ， C10 ， C3 ， 4 ；該指令完成協處理器 P3 的初始化
2、LDC 指令
LDC 指令的格式爲：
LDC{條件}{L} 協處理器編碼,目的寄存器，[源寄存器]
LDC 指令用於將源寄存器所指向的存儲器中的字數據傳送到目的寄存器中，若協處理器不能成功完成傳送操作，則產生未定義指令異常。其中，{L}選項表示指令爲長讀取操作，如用於雙精度數據的傳輸。
指令示例：
LDC P3 ， C4 ， [R0] ；將 ARM 處理器的寄存器 R0 所指向的存儲器中的字數據傳送到協處理器 P3 的寄存器 C4 中。
3、STC 指令
STC 指令的格式爲：
STC{條件}{L} 協處理器編碼,源寄存器，[目的寄存器]
STC 指令用於將源寄存器中的字數據傳送到目的寄存器所指向的存儲器中，若協處理器不能成功完成傳送操作，則產生未定義指令異常。其中，{L}選項表示指令爲長讀取操作，如用於雙精度數據的傳輸。
指令示例：
STC P3 ， C4 ， [R0] ；將協處理器 P3 的寄存器 C4 中的字數據傳送到 ARM 處理器的寄存器R0 所指向的存儲器中。
4、MCR 指令
MCR 指令的格式爲：
MCR{條件} 協處理器編碼，協處理器操作碼1，源寄存器，目的寄存器1，目的寄存器2，協處理器操作碼2。
MCR 指令用於將ARM 處理器寄存器中的數據傳送到協處理器寄存器中,若協處理器不能成功完成操作，則產生未定義指令異常。其中協處理器操作碼1 和協處理器操作碼2 爲協處理器將要執行的操作，源寄存器爲ARM 處理器的寄存器，目的寄存器1 和目的寄存器2 均爲協處理器的寄存器。
指令示例：
MCR P3，3，R0，C4，C5，6；該指令將 ARM 處理器寄存器 R0 中的數據傳送到協處理器 P3 的寄存器 C4 和 C5 中。
5、MRC 指令
MRC 指令的格式爲：
MRC{條件} 協處理器編碼，協處理器操作碼1，目的寄存器，源寄存器1，源寄存器2，協處理器操作碼2。
MRC 指令用於將協處理器寄存器中的數據傳送到ARM 處理器寄存器中,若協處理器不能成功完成操作，則產生未定義指令異常。其中協處理器操作碼1 和協處理器操作碼2 爲協處理器將要執行的操作，目的寄存器爲ARM 處理器的寄存器，源寄存器1 和源寄存器2 均爲協處理器的寄存器。
指令示例：
MRC P3，3，R0，C4，C5，6；該指令將協處理器 P3 的寄存器中的數據傳送到 ARM 處理器寄存器中.
再舉個例子：
mrc p15,0,r0,c1,c0,0；將協處理器p15的寄存器中的數據傳送到ARM處理器的寄存器r0中,其中1是協處理器操作碼1,0是協處理器操作碼2,c1存放第一個操作數的協處理器寄存器,c0存放第二個操作數的協處理器寄存器
CP15協處理器詳解
１、CP15的作用及指令
CP15－系統控制協處理器 （the system control coprocessor）他通過協處理器指令MCR和MRC提供具體的寄存器來配置和控制caches、MMU、保護系統、配置時鐘模式（在bootloader時鐘初始化用到）。CP15的寄存器只能被MRC和MCR（Move to Coprocessor from ARM Register ）指令訪問，其格式如下：
MCR{cond} p15,<Opcode_1>,<Rd>,<CRn>,<CRm>,<Opcode_2>
MRC{cond} p15,<Opcode_1>,<Rd>,<CRn>,<CRm>,<Opcode_2>- 1
- 2
cond：爲指令執行的條件碼。當cond忽略時指令爲無條件執行。
Opcode_1：協處理器的特定操作碼. 對於CP15寄存器來說，opcode1永遠爲0，不爲0時，操作結果不可預知
Rd：作爲源寄存器的ARM寄存器，其值將被傳送到協處理器寄存器中，或者將協處理器寄存器的值傳送到該寄存器裏面
CRn：作爲目標寄存器的協處理器寄存器，其編號可能是C0，C1，…，C15。
CRm：協處理器中附加的目標寄存器或源操作數寄存器。如果不需要設置附加信息，將CRm設置爲c0，否則結果未知
Opcode_2：可選的協處理器特定操作碼。（用來區分同一個編號的不同物理寄存器，當不需要提供附加信息時，指定爲0）
在基於ARM的嵌入式系統中，存儲系統通常是通過系統控制協處理器CP15完成的。CP15可以包含16個32位的寄存器，其編號爲0-15。實際上對於某些編號的寄存器可能對應有多個物理寄存器。在指令中指定特定的標誌位（CRm和Opcode_2）來區分這些物理寄存器。有些類似於ARM寄存器中，處於不同的處理器模時，ARM某些寄存器可能不同。
2、CP15的寄存器介紹
CP15 的寄存器列表如下表所示：
2.1 CP15 的寄存器 C0
CP15 中寄存器 C0 對應兩個標識符寄存器，由訪問 CP15 的寄存器指令指定要訪問哪個具體物理寄存器，與兩個標識符寄存器的對應關係如下所示：
| opcode2 編碼 | 對應的標識符號寄存器 |
|---|---|
| 0b000 | 主標識符寄存器 |
| 0b001 | cache類型標識符寄存器 |
| 其 他 | 保留 |
1、主標識符寄存器
指令格式：MRC P15，0，R0，C0，C0，0 #將主標示符寄存器的內容讀到AMR寄存器R0中
主標示符的編碼格式對於不同的ARM處理器版本有所不同。對於AMR7之後的處理器，其主標示符編碼格式如下 ：
| 30～24 | 23～20 | 19～16 | 15～4 | 3～0 |
|---|---|---|---|---|
| 由生產商確定 | 產品子編號 | ARM 體系版本號 | 產品主編號 | 處理器版本號 |
各部分的編碼詳細含義如下表所示：
2、cache類型標識符寄存器
指令格式：MRC P15，0，R0，C0，C0，1 #將cache類型標識符寄存器的內容讀到AMR寄存器R0中
ARM 處理器中 cache 類型標識符寄存器的編碼格式如下所示：
| 31~29 | 28~25 | 24 | 23~12 | 11~0 |
|---|---|---|---|---|
| 000 | 屬性字段 | S | 數據 cache 相關屬性 | 指令cache 相關屬性 |
各部分的編碼詳細含義如下表所示：
| 位 | 含義 |
|---|---|
| 位[28: 25] | 主要用於定義對於寫回類型的cache的一些屬性 |
| 位[24] | 定義系統中的數據 cache 和指令 cache 是分開的還是統一的： 0: 系統的數據 cache 和指令 cache 是統一的 1: 系統的數據 cache 和指令 cache 是分開的 |
| 位 [23: 12] | 定義數據 cache 的相關屬性,如果位 [24] 爲 0 ，本字段定義整個cache 的屬性 |
| 位 [31: 24] | 定義指令 cache 的相關屬性,如果位 [24] 爲 0 ，本字段定義整個cache 的屬性 |
控制字段位 [28 ： 25] 的含義
主要用於定義對於寫回類型的cache的一些屬性，cache 類型標識符寄存器的控制字段位 [28 ： 25]：
| 編 碼 | cache 類型 | cache 內容清除方法 | cache 內容鎖定方法 |
|---|---|---|---|
| 0b0000 | 寫通類型 | 不需要內容清除 | 不支持內容鎖定 |
| 0b0001 | 寫回類型 | 數據塊讀取 | 不支持內容鎖定 |
| 0b0010 | 寫回類型 | 由寄存器 C7 定義 | 不支持內容鎖定 |
| 0b0110 | 寫回類型 | 由寄存器 C7 定義 | 支持格式 A |
| 0b0111 | 寫回類型 | 由寄存器 C7 定義 | 支持格式 B |
控制字段位 [23 ： 12] 及控制字段位 [11 ： 0] 含義
[23：12]用於定義數據cache的屬性，[11: 0]用於定義指令cache的屬性。編碼格式如下：
| 11~9 | 8~6 | 5~3 | 2 | 1~0 |
|---|---|---|---|---|
| 000 | cache 容量 | cache 相聯特性 | M | 塊大小 |
其中bits[1:0]含義如下：
| 編 碼 | cache 塊大小 |
|---|---|
| 0b00 | 2 個 字（ 8 字節） |
| 0b01 | 4 個 字（ 16 字節） |
| 0b10 | 8 個 字（ 32 字節） |
| 0b11 | 16 個 字（ 64 字節） |
其中bits[5:3]含義如下：
| 編 碼 | M=0 時含義 | M=1 時含義 |
|---|---|---|
| 0b000 | 1 路 相聯（直接映射） | 沒有 cache |
| 0b001 | 2 路 相聯 | 3 路 相聯 |
| 0b010 | 4 路 相聯 | 6 路 相聯 |
| 0b011 | 8 路 相聯 | 12 路 相聯 |
| 0b100 | 16 路 相聯 | 24 路 相聯 |
| 0b101 | 32 路 相聯 | 48 路 相聯 |
| 0b110 | 64 路 相聯 | 96 路 相聯 |
| 0b111 | 128 路相聯 | 192 路相聯 |
其中bits[8:6]含義如下：
| 編 碼 | M=0 時含義 | M=1時含義 |
|---|---|---|
| 0b000 | 0.5KB | 0.75 KB |
| 0b001 | 1 KB | 1.5 KB |
| 0b010 | 2 KB | 3 KB |
| 0b011 | 4 KB | 6 KB |
| 0b100 | 8 KB | 12 KB |
| 0b101 | 16 KB | 24 KB |
| 0b110 | 32 KB | 48 KB |
| 0b111 | 64 KB | 96 KB |
2.2 CP15 的寄存器 C1
CP15中的寄存器C1是一個控制寄存器，它包括以下控制功能：
- 禁止或使能MMU以及其他與存儲系統相關的功能
- 配置存儲系統以及ARM處理器中的相關部分的工作
指令如下：
mrc p15, 0, r0, c1, c0{, 0} ；將 CP15 的寄存器 C1 的值讀到 r0 中
mcr p15, 0, r0, c1, c0{, 0} ；將 r0 的值寫到 CP15 的寄存器 C1 中
CP15 中的寄存器 C1 的編碼格式及含義說明如下：
| C1中的控制位 | 含義 |
|---|---|
| M（bit[0]） | 0 ：禁止 MMU 或者 PU 1 ：使能 MMU 或者 PU 如果系統中沒有MMU及PU，讀取時該位返回0，寫入時忽略該位。 |
| A（bit[1]） | 0 ：禁止地址對齊檢查 1 ：使能地址對齊檢查 |
| C（bit[2]） | 當數據cache和指令cache分開時，本控制位禁止/使能數據cache。當數據cache和指令cache統一時，該控制位禁止/使能整個cache。 0 ：禁止數據 / 整個 cache 1 ：使能數據 / 整個 cache 如果系統中不含cache，讀取時該位返回0.寫入時忽略 當系統中不能禁止cache 時，讀取時返回1.寫入時忽略 |
| W（bit[3]） | 0 ：禁止寫緩衝 1 ：使能寫緩衝 如果系統中不含寫緩衝時，讀取時該位返回0.寫入時忽略 當系統中不能禁止寫緩衝時，讀取時返回1.寫入時忽略 |
| P（bit[4]） | 對於向前兼容26位地址的ARM處理器，本控制位控制PROG32控制信號 0 ：異常中斷處理程序進入 32 位地址模式 1 ：異常中斷處理程序進入26 位地址模式 如果本系統中不支持向前兼容26位地址，讀取該位時返回1，寫入時忽略 |
| D（bit[5]） | 對於向前兼容26位地址的ARM處理器，本控制位控制DATA32控制信號 0 ：禁止 26 位地址異常檢查 1 ：使能 26 位地址異常檢查 如果本系統中不支持向前兼容26位地址，讀取該位時返回1，寫入時忽略 |
| L（bit[6]） | 對於ARMv3及以前的版本，本控制位可以控制處理器的中止模型 0 ：選擇早期中止模型 1 ：選擇後期中止模型 |
| B（bit[7]） | 對於存儲系統同時支持big-endian和little-endian的ARM系統，本控制位配置系統的存儲模式 0 ： little endian 1 ： big endian 對於只支持little-endian的系統，讀取時該位返回0，寫入時忽略 對於只支持big-endian的系統，讀取時該位返回1，寫入時忽略 |
| S（bit[8]） | 在基於 MMU 的存儲系統中，本位用作系統保護 |
| R（bit[9]） | 在基於 MMU 的存儲系統中，本位用作 ROM 保護 |
| F（bit[10]） | 由生產商定義 |
| Z（bit[11]） | 對於支持跳轉預測的ARM系統，本控制位禁止/使能跳轉預測功能 0 ：禁止跳轉預測功能 1 ：使能跳轉預測功能 對於不支持跳轉預測的ARM系統，讀取該位時返回0，寫入時忽略 |
| I（bit[12]） | 當數據cache和指令cache是分開的，本控制位禁止/使能指令cache 0 ：禁止指令 cache 1 ：使能指令 cache 如果系統中使用統一的指令cache和數據cache或者系統中不含cache，讀取該位時返回0，寫入時忽略。當系統中的指令cache不能禁止時，讀取時該位返回1，寫入時忽略 |
| V（bit[13]） | 對於支持高端異常向量表的系統，本控制位控制向量表的位置 0 ：選擇低端異常中斷向量 0x0~0x1c 1 ：選擇高端異常中斷向量0xffff0000~ 0xffff001c 對於不支持高端異常向量表的系統，讀取時該位返回0，寫入時忽略 |
| PR（bit[14]） | 如果系統中的cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0 ：常規的 cache 淘汰算法，如隨機淘汰 1 ：預測性淘汰算法，如round-robin 淘汰算法 如果系統中cache的淘汰算法不可選擇，寫入該位時忽略。讀取該位時，根據其淘汰算法是否可以比較簡單地預測最壞情況返回0或者1 |
| L4（bit[15]） | 對於ARM版本5及以上的版本，本控制位可以提供兼容以前的ARM版本的功能 0 ：保持 ARMv5 以上版本的正常功能 1 ：將 ARMv5 以上版本與以前版本處理器 兼容，不根據跳轉地址的 bit[0] 進行 ARM 指令和 Thumb 狀態切換： bit[0] 等於 0 表示 ARM 指令，等於 1 表示 Thumb 指令 |
| Bits[31:16]） | 這些位保留將來使用，應爲UNP/SBZP |
2.3 CP15 的寄存器 C2
C2寄存器的別名：Translation table base (TTB) register
C2寄存器用來保存頁表的基地址，即一級映射描述符表的基地址。其編碼格如下所示：
| 31 0 |
|---|
| 一級映射描述符表的基地址（物理地址） |
2.４ CP15 的寄存器 C3
CP15 中的寄存器 C3 定義了 ARM 處理器的 16 個域的訪問權限。
在 CP15的C3寄存器中，劃分了 16個域，每個區域由兩位構成，這兩位說明了當前內存的檢查權限：
00：當前級別下，該內存區域不允許被訪問，任何的訪問都會引起一個domain fault，這時 AP位無效
01：當前級別下，該內存區域的訪問必須配合該內存區域的段描述符中AP位進行權檢查
10：保留狀態（我們最好不要填寫該值，以免引起不能確定的問題）
11：當前級別下，對該內存區域的訪問都不進行權限檢查。 這時 AP位無效
所以只有當相應域的編碼爲 01 時，纔會根據 AP位 和協處理器CP15中的C1寄存器的R,S位進行權限檢查
2.４ CP15 的寄存器 C5
CP15 中的寄存器 C5 是失效狀態寄存器，分爲指令狀態失效和數據狀態失效。
MRC p15, 0, , c5, c0, 0 訪問數據失效狀態寄存器
MRC p15, 0, , c5, c0, 1 訪問指令狀態失效寄存器
編碼格式如下所示：
| 31~9 | 8 | 7~4 | 3~0 |
|---|---|---|---|
| UNP/SBZP | 0 | 域標識 | 狀態標識 |
其中，域標識bit[7:4]表示存放引起存儲訪問失效的存儲訪問所屬的域。狀態標識 bit[3:0] 表示放引起存儲訪問失效的存儲訪問類型，該字段含義如下表所示（優先級由上到下遞減）。
2.5 CP15的寄存器C6
CP15 中的寄存器 C6 是失效地址寄存器，其中保存了引起存儲訪問失效的地址，分爲數據失效地址寄存器和指令失效地址寄存器。
MRC p15, 0, , c6, c0, 0 訪問數據失效地址寄存器
MRC p15, 0, , c6, c0, 2 訪問指令失效地址寄存器
編碼格式如下所示：
| 31 0 |
|---|
| 失效地址（虛擬地址） |
2.6 CP15的寄存器C7
CP15 的 C7 寄存器用來控制 cache 和寫緩存，它是一個只寫寄存器，讀操作將產生不可預知的後果。訪問 CP15 的 C7 寄存器的指令格式爲：mcr p15, 0, Rd, CRn, CRm, opcode_2 。具體含義如下表所示（表中的數據是指Rd中的數據）
2.7 CP15的寄存器C8
系統協處理器CP15的寄存器C8就是清除TLB內容的相關操作。它是一個只寫的寄存器。
MCR p15，0，Rd，c8，CRm，opcode_2
Rd中爲要寫入C8寄存器的內容，CRm和opcode_2的不同組合決定指令執行的不同操作。
2.8 CP15的寄存器C12
CP15寄存器C12用來設置異常向量基地址，其編碼格式如下所示：
MCR p15, 0, , c12, c0, 0 ；Rd中存放要修改的異常向量基地址
| 31~5 | 4~0 |
|---|---|
| 異常向量基地址 | Reserve |
