6.1 概述
Cortex-M0微控制器是32位多級可配置的RISC微控制器。它有AHB-Lite接口和嵌套向量中斷控制器（NVIC），具有可選的硬件調試功能，可以執行Thumb指令，並與其它Cortex-M系列兼容。該系列微控制器支持兩種操作模式-Thread模式和Handler模式。當有異常發生時，微控制器進入Handler模式。異常返回只能在Handler模式下發生。當微控制器復位時，微控制器會進入Thread模式，微控制器也可在異常返回時進入到Thread模式。
設備提供：
Ø 低門數微控制器特徵
l ARMv6-M Thumb 指令集。
l Thumb-2 技術。
l ARMv6-M 兼容 24-bit SysTick定時器。
l 32-bit 硬件乘法器。
l 系統接口支持小端（little-endian）數據訪問。
l 具有確定性，固定延遲的中斷處理能力。
l 可以禁用和重啓的多路加載/存儲和多週期乘法可以實現快速中斷處理。
l 兼容C應用程序二進制接口的異常兼容模式（C-ABI）。ARMv6-M（C-ABI）兼容異常模式允許用戶使用純C函數實現中斷處理。
l 使用等待中斷（WFI），等待事件（WFE）指令，或者從中斷返回時的sleep-on-exit特性可以進入低功耗的休眠模式。
Ø NVIC 特徵
l 32 個外部中斷輸入，每個中斷具有 4級優先級。
l 不可屏蔽中斷輸入（NMI）。
l 支持電平敏感和脈衝敏感的中斷線。
l 中斷喚醒控制器(WIC)，支持極低功耗休眠模式。
Ø 調試
l 四個硬件斷點。
l 兩個觀察點。
l 用於非侵入式代碼分析的程序計數採樣寄存器（PCSR）。
l 單步和向量捕獲能力。
Ø 總線接口
l 單一 32位的AMBA-3 AHB-Lite系統接口，向所有的系統外設和存儲器提供簡單的集成。
l 支持DAP(Debug Access Port)的單一32位的從機端口。
DAP（Debug Access Port，調試訪問接口）是Cortex‐M0 的調試系統基於 ARM 最新的 CoreSight 架構（CoreSight相關內容可跳至3.1章節），不同於以往的 ARM 處理器，內核本身不再含有 JTAG 接口。取而代之的，是 CPU 提供稱爲“調試訪問接口(DAP)”的總線接口。通過這個總線接口，可以訪問芯片的寄存器，也可以訪問系統存儲器，甚至是在內核運行的時候訪問！對此總線接口的使用，是由一個調試端口(DP)設備完成的。
………………………………………………………………
書籍名稱：ARM Cortex-M0原理與應用實踐
書籍下載地址：http://download.csdn.net/detail/k125008301/4070709