SOC——Boundary scan 模塊(一）
去年寫的私密博客，今天愚人節，來一波公開！！！
一、相關概念 DFT
介紹本文之前先介紹幾個概念：
- SOC（片上系統）: 一般採用ASIC來做SOC，即專用集成電路。
- DFT（Deign For Test）: 集成電路可測性設計。在很大規模的IC設計中，往往會有一些各種各樣的bug出現，不論是在前期design的過程，還是在post silicon流片回來chip的flaw，都會導致chip的功能的失敗，時鐘頻率無法達到期望頻率。
所以，在超大規模集成電路的設計中，DFT就是一門非常重要的方法學，在消費者手中，往往不知道他們的存在，但是在IC工程師眼中，DFT往往會是一個救命的稻草，讓我們在芯片出問題的時候，可以知道從哪下手，找到bug的根源。
三種基本的測試（概念來自參考文檔）：
- 邊界掃描測試；boundary scan test。測試目標是IO-PAD，利用jtag接口互連以方便測試。（jtag接口，實現不同芯片之間的互連。這樣可以形成整個系統的可測試性設計。）
- 內建自測試BIST；（模擬IP的關鍵功能，可以開發BIST設計。一般情況，BIST造成系統複雜度大大增加。memory IP一般自帶BIST，簡稱MBIST）
- 掃描測試（又叫ATPG）。scan path。與邊界掃描測試的區別，是內部移位寄存器實現的測試數據輸入輸出。測試目標是std-logic，即標準單元庫。（掃描測試和邊界掃描，不是一個概念。需要區別對待。內部的觸發器，全部要使用帶SCAN功能的觸發器類型。）
本節主要介紹邊界掃描測試 boundary scan
二、邊界掃描測試 boundary scan
-
邊界掃描測試
邊界掃描(Boundary scan )是一項測試技術，是在傳統的在線測試不在適應大規模，高集成電路測試的情況下而提出的，就是在IC設計的過程中在IC的內部邏輯和每個器件引腳間放置移位寄存器(shift register).每個移位寄存器叫做一個CELL。這些CELL准許你去控制和觀察每個輸入/輸出引腳的狀態。當這些CELL連在一起就形成了一個數據寄存器鏈(data register chain),我門叫它邊界寄存器(boundaryregister)。除了上面的移位寄存器外，在IC上還集成**測試訪問端口控制器 (TAP controller),指令寄存器(Instruction register)**對邊界掃描的指令進行解碼以便執行各種測試功能。旁路寄存器(bypass register)提供一個最短的測試通路。另外可能還會有 IDCODE register和其它符合標準的用戶特殊寄存器。
-
邊界掃描單元組成（輸入輸出信號）
如果一個器件是邊界掃描器件它一定有下面5個信號中的前四個：
1）TDI (測試數據輸入)
2）TDO (側試數據輸出)
3）TMS (測試模式選擇輸入)
4）TCK (測試時鐘輸入)
5）TRST (測試復位輸入，這個信號是可選的)
![在這裏插入圖片描述]()
boundary scan 遵循IEEE 1149.1的標準（符合此標準的一般成爲JTAG電路），遵從此類標準的IC在每個引腳和邏輯中心都有一個獨立單元。而這些獨立的單元連接到一個轉換寄存器（boundary scan 寄存器）中，負責控制和觀察每個輸入和輸出，和雙向引腳值。每一個boundary scan 的器件都有一個特殊的輸入引腳（TDI），一個特殊的輸出引腳（TDO）。TDI是boundary scan 寄存器的輸入端，而TDO則，連接到boundary scan寄存器的輸出端。在TCK的基礎上，由TAP控制整個工作流程，工作模式選擇（TMS）和復位信號（TRST） -
邊界掃描原理：
Boundary Scan 測試的時候發送一組信號流到被測試的數字器件的轉換寄存器單元裏面。而這個單元可以在每一個輸入，輸出和雙向引腳以及器件的邏輯中心那裏找到。那些信號在寄存器周圍轉換並且從器件輸出，然後輸出的信號和輸入的信號之間的差異來比較判斷出錯。例如有兩個引腳之間短路或者電源與地腳短路之類的，都會產生報錯。
幾個boundary scan 器件可以連接到一個鏈上，從而一些相同的基礎測試可以同時執行。當然，boundary scan還有許多的附加測試能力，但是這種使用轉換寄存器來檢查輸出信號是整個boundary scan 測試理論的基礎。
測試掃描單元可以是一下的邏輯模塊：是一個典型的數據寄存單元，它能靈活的扮演輸入和輸出單元。
Internal logic 和Output Pin 闡明瞭輸出的配置。而紫色的Input logic 闡明輸入的配置，對於雙向PIN來說，可以只選用一個單獨的單元。
