210UM_ADC

1. Overview
1.1 10bit or 12 bit 的ADC，使用 10 個模擬信號輸入通道
1.2 maximum conversion rate = 1 MSPS
1.3 AD converter maximum clock = 5MHz

2. KEY FEATURES OF　ADC
2.1 Resolution: 10 bit/ 12 bit
2.2 Maximum Conversion Rate: 1 MSPS
2.3 Analog Input Range: 0 ~ 3.3V

3. FUNCTION DESCRIPTIONS
3.1 A/D CONVERSION TIME
3.1.1 ADC rate 設可設置的，比如：
PCLK = 66MHz, prescaler value = 65 時
AD feq = 66MHz / (65 + 1) = 1 MHz
Conversion time = 1 / (1MHz/5cycles) = 1/200kHz = 5us
這些說明：
ADC轉換使用PCLK，
時鐘需要預分頻，（p_value + 1）
最大時鐘 5 MHz
210 的ADC，完成一次數據轉換需要 5cycles

3.2 ADC INPUT CLOCK DIAGRAM
3.2.1 通過圖表可知， 
ADCCLK 使用 PCLK
分頻控制器爲：TSADCCONn[13:6]

3.3 IO DESCRIPTIONS
3.3.1 通過 210 的原理圖可知，
板子上實際只用了 XadcAIN[0]

4. REGISTER DESCRIPTION
4.1 REGISTER MAP
TSADCCON0 0xE1700000 R/W Specifies the TS0 - ADC Control Register
TSDLY0 0xE1700008 R/W Specifies the TS0 - ADC Start or Interval Delay Register
TSDATX0 0xE170000C R Specifies the TS0 - ADC Conversion Data X Register
TSDATY0 0xE1700010 R Specifies the TS0 - ADC Conversion Data Y Register
ADCMUX 0xE170001C R/W Specifies the Analog input channel selection



4.2 ADC 操作說明
4.2.1 ADC重要屬性
量程 ： 210 的量程爲 0 ~ 3.3V
resolution : 10-bit/ 12-bit
MSPS : AD_feq / 5
通道數 ： 10， 這裏使用 AIN[0]
clock : 210 使用 PCLK 爲源時鐘，使用一次預分頻
4.2.2 需要設置和注意
ADC處理有兩種方式：輪詢，中斷，爲了簡單這裏使用輪詢
ADC轉換需要一定的時間，所以輸入後需要等待轉換成功再讀取