DDR DDRII DDRII差異

DDR DDRII DDRII差異

DDR是一種繼SDRAM後產生的內存技術,DDR,英文原意爲“DoubleDataRate”,顧名思義,就是雙數據傳輸模式。之所以稱其爲“雙”,也就意味着有“單”,我們日常所使用的SDRAM都是“單數據傳輸模式”,這種內存的特性是在一個內存時鐘週期中,在一個方波上升沿時進行一次操作(讀或寫),而DDR則引用了一種新的設計,其在一個內存時鐘週期中,在方波上升沿時進行一次操作,在方波的下降沿時也做一次操作,之所以在一個時鐘週期中,DDR則可以完成SDRAM兩個週期才能完成的任務,所以理論上同速率的DDR內存與SDR內存相比,性能要超出一倍,可以簡單理解爲100MHZ DDR=200MHZ SDR。

DDR內存不向後兼容SDRAM

DDR內存採用184線結構,DDR內存不向後兼容SDRAM,要求專爲DDR設計的主板與系統。

DDR-II內存將是現有DDR-I內存的換代產品,它們的工作時鐘預計將爲400MHz或更高(包括現代在內的多家內存商表示不會推出DDR-II 400的內存產品)。從JEDEC組織者闡述的DDR-II標準來看,針對PC等市場的DDR-II內存將擁有400-、533、667MHz等不同的時鐘頻率。

高端的DDR-II內存將擁有800-、1000MHz兩種頻率。DDR-II內存將採用200-、220-、240-針腳的FBGA封裝形式。最初的DDR-II內存將採用0.13微米的生產工藝,內存顆粒的電壓爲1.8V,容量密度爲512MB。 DDR-II將採用和DDR-I內存一樣的指令,但是新技術將使DDR-II內存擁有4到8路脈衝的寬度。DDR-II將融入CAS、OCD、ODT等新性能指標和中斷指令。DDR-II標準還提供了4位、8位512MB內存1KB的尋址設置,以及16位512MB內存2KB的尋址設置。

DDR-II內存標準還包括了4位預取數(pre-fetch of 4 bits)性能,DDR-I技術的預取數位只有2位。
 
DDR3在DDR2的基礎上採用了以下新型設計:

  ·8bit預取設計,DDR2爲4bit預取,這樣DRAM內核的頻率只有接口頻率的1/8,DDR3-800的核心工作頻率只有100MHz

  ·採用點對點的拓樸架構,減輕地址/命令與控制總線的負擔

  ·採用100nm以下的生產工藝,將工作電壓從1.8V降至1.5V,增加異步重置(Reset)與ZQ校準功能。

DDR3與DDR2有什麼不同之處?

  1、邏輯Bank數量

  DDR2 SDRAM中有4Bank和8Bank的設計,目的就是爲了應對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步,因此起始的邏輯Bank就是8個,另外還爲未來的16個邏輯Bank做好了準備。

  2、封裝(Packages)

  DDR3由於新增了一些功能,所以在引腳方面會有所增加,8bit芯片採用78球FBGA封裝,16bit芯片採用96球FBGA封裝,而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是綠色封裝,不能含有任何有害物質。

  3、突發長度(BL,Burst Length)

  由於DDR3的預取爲8bit,所以突發傳輸週期(BL,Burst Length)也固定爲8,而對於DDR2和早期的DDR架構的系統,BL=4也是常用的,DDR3爲此增加了一個4-bit Burst Chop(突發突變)模式,即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸,屆時可通過A12地址線來控制這一突發模式。而且需要指出的是,任何突發中斷操作都將在DDR3內存中予以禁止,且不予支持,取而代之的是更靈活的突發傳輸控制(如4bit順序突發)。

  4、尋址時序(Timing)

  就像DDR2從DDR轉變而來後延遲週期數增加一樣,DDR3的CL週期也將比DDR2有所提高。DDR2的CL範圍一般在2至5之間,而DDR3則在5至11之間,且附加延遲(AL)的設計也有所變化。DDR2時AL的範圍是0至4,而DDR3時AL有三種選項,分別是0、CL-1和CL-2。另外,DDR3還新增加了一個時序參數——寫入延遲(CWD),這一參數將根據具體的工作頻率而定。

  5、新增功能——重置(Reset)

  重置是DDR3新增的一項重要功能,併爲此專門準備了一個引腳。DRAM業界已經很早以前就要求增這一功能,如今終於在DDR3身上實現。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時,DDR3內存將停止所有的操作,並切換至最少量活動的狀態,以節約電力。在Reset期間,DDR3內存將關閉內在的大部分功能,所以有數據接收與發送器都將關閉。所有內部的程序裝置將復位,DLL(延遲鎖相環路)與時鐘電路將停止工作,而且不理睬數據總線上的任何動靜。這樣一來,將使DDR3達到最節省電力的目的。

  6、新增功能——ZQ校準

  ZQ也是一個新增的腳,在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集,通過片上校準引擎(ODCE,On-Die Calibration Engine)來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這一指令之後,將用相應的時鐘週期(在加電與初始化之後用512個時鐘週期,在退出自刷新操作後用256時鐘週期、在其他情況下用64個時鐘週期)對導通電阻和ODT電阻進行重新校準。

  7、參考電壓分成兩個

  對於內存系統工作非常重要的參考電壓信號VREF,在DDR3系統中將分爲兩個信號。一個是爲命令與地址信號服務的VREFCA,另一個是爲數據總線服務的VREFDQ,它將有效的提高系統數據總線的信噪等級。

  8、根據溫度自動自刷新(SRT,Self-Refresh Temperature)

爲了保證所保存的數據不丟失,DRAM必須定時進行刷新,DDR3也不例外。不過,爲了最大的節省電力,DDR3採用了一種新型的自動自刷新設計(ASR,Automatic Self-Refresh)。當開始ASR之後,將通過一個內置於DRAM芯片的溫度傳感器來控制刷新的頻率,因爲刷新頻率高的話,消電就大,溫度也隨之升高。而溫度傳感器則在保證數據不丟失的情況下,儘量減少刷新頻率,降低工作溫度。不過DDR3的ASR是可選設計,並不見得市場上的DDR3內存都支持這一功能,因此還有一個附加的功能就是自刷新溫度範圍(SRT,Self-Refresh Temperature)。通過模式寄存器,可以選擇兩個溫度範圍,一個是普通的的溫度範圍(例如0℃至85℃),另一個是擴展溫度範圍,比如最高到95℃。對於DRAM內部設定的這兩種溫度範圍,DRAM將以恆定的頻率和電流進行刷新操作。

  9、局部自刷新(RASR,Partial Array Self-Refresh)

  這是DDR3的一個可選項,通過這一功能,DDR3內存芯片可以只刷新部分邏輯Bank,而不是全部刷新,從而最大限度的減少因自刷新產生的電力消耗。這一點與移動型內存(Mobile DRAM)的設計很相似。

  10、點對點連接(P2P,Point-to-Point)

  這是爲了提高系統性能而進行了重要改動,也是與DDR2系統的一個關鍵區別。在DDR3系統中,一個內存控制器將只與一個內存通道打交道,而且這個內存通道只能一個插槽。因此內存控制器與DDR3內存模組之間是點對點(P2P,Point-to-Point)的關係(單物理Bank的模組),或者是點對雙點(P22P,Point-to-two-Point)的關係(雙物理Bank的模組),從而大大減輕了地址/命令/控制與數據總線的負載。而在內存模組方面,與DDR2的類別相類似,也有標準DIMM(臺式PC)、SO-DIMM/Micro-DIMM(筆記本電腦)、FB-DIMM2(服務器)之分,其中第二代FB-DIMM將採用規格更高的AMB2(高級內存緩衝器)。
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章