FPGA PLL时钟经 ODDR送到管脚

 

PLL产生的时钟，如果要送出到FPGA 管脚的话，需要经过ODDR，如下图所示。