目录
FPGA HLS案例开发2_led_flash案例｜基于FPGA Kintex-7开发板
前 言
本文led_flash案例是基于创龙科技TLK7-EVM开发板，是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。
TLK7-EVM评估板
开发案例主要包括：
1．CameraLink、SDI、HDMI、PAL视频输入/输出案例
2．高速AD(AD9613)采集+高速DA(AD9706)输出案例
3．AD9361软件无线电案例
4．UDP(10G)光口通信案例
5．UDP(1G)光口通信案例
6．Aurora光口通信案例
7．PCIe通信案例
8．案例源码、产品资料（用户手册、核心板硬件资料、产品规格书）：site.tronlong.com/pfdownload
案例功能
控制评估底板LED2每隔0.5s将状态翻转一次。
HLS工程说明
时钟
HLS工程配置的时钟为100MHz，案例将该时钟用于计算0.5s间隔时间进行LED2亮灭状态控制，生成的IP核亦需接入该时钟。如需修改时钟频率，请打开HLS工程后点击，在弹出的界面中的Synthesis栏目进行修改。
顶层函数
案例顶层函数为led_flash.cpp中的led_flash()。
点击后，可在弹出的界面中的Synthesis栏目查看或设置顶层函数。
该函数控制评估底板LED2每隔0.5s将状态翻转一次。工程设置的时钟为100MHz（周期10ns），在for循环里计数值为100000000，用时为10ns x 100000000 = 1s。
编译与仿真
请参考本文档HLS开发流程说明章节，进行编译。编译完成后，进入仿真界面点击进行单步运行，进入led_flash()函数。
继续点击进入for循环，当i < 50000000时，*led_o等于1(true)。
点击全速运行或修改i的值为50000000，当i ≥ 50000000时，*led_o等于0(false)。
IP核测试
请参考本文档HLS开发流程说明章节，完成IP核测试前的准备工作。
HLS工程生成的IP核为led_flash_0。
加载.bit格式可执行文件到评估板，即可看到评估底板的LED2进行闪烁。
更多推荐
TL6678ZH-EVM评估板（C6678 + ZYNQ，地表至强，多核DSP +多核ARM +FPGA！）
基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板。
TMS320C6678每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源。
引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。
TLIMX8-EVM评估板（i.MX 8，，4核ARM Cortex-A53！）
基于NXP i.MX 8M Mini的4核ARM Cortex-A53 + 单核ARM Cortex-M4多核处理器设计的高性能评估板，每核主频高达1.6GHz。
引出MIPI CAMERA、MIPI/LVDS LCD、HDMI OUT、LINE IN/OUT、PCIe、FlexSPI、USB、RS485、RS232、千兆网口、百兆网口等接口