台部落
註冊
登錄
寫文章
請輸入正確的登錄賬號或密碼
註冊
忘記密碼
推薦
最新
android
mysql
python
算法
java
linux
javascript
數據庫
php
c++
[SV]在module中使用covergroup cover一個多bit向量狀態轉移的方法
gsithxy
2020-06-28 22:10:04
[SV]SystemVerilog queue的初始化以及綠書上面的寫法
gsithxy
2020-06-28 22:09:53
SystemVerilog----關於foreach
xavi_siege
2020-06-27 22:16:28
SystemVerilog------2011新解
xavi_siege
2020-06-27 22:16:26
關於芯片驗證中寫testcase的一些想法
谷公子
2020-06-24 05:17:13
芯片驗證的一些記錄
谷公子
2020-06-24 04:14:21
systemverilog中阻塞和非阻塞事件以及同步
ZYZ_DIDO
2020-06-19 21:43:17
AXI VIP 中定義自己的define文件
naclkcl9
2020-06-17 17:03:33
assertions 使用問答
naclkcl9
2020-06-17 17:03:33
how to generate AXI VIP built-in coverage
naclkcl9
2020-06-17 17:03:33
event觸發的競爭條件(Event trigger race conditions)
seabeam
2020-06-16 02:23:16
System Verilog的task與function,以及task的接口信號與function的返回值
evolone
2020-06-15 03:52:48
[SV]SystemVerilog中的傳參數給帶時延task
gsithxy
2020-06-08 02:49:52
[SV]SystemVerilog中Cover一個多bit的向量的狀態轉移
gsithxy
2020-06-08 02:49:52
[Verilog]Verilog中的位拼接運算符{ }
gsithxy
2020-05-23 23:24:30
加载中⋅⋅⋅
1
2
3
4
5
6
7
8
9
10