原创 Alter ByteBlaster II
一、模塊簡介： Alter ByteBlaster II 下載電纜是針對ALTERA公司最新推出的CPLD和FPGA芯片進行下載和編程用的下載電纜。 二、基本性能及特點： ★ ByteBlaster II並行端口下載電纜具有ByteB
2020-06-16 11:52:37
3
原创 【轉載】ARM 原理MMU
分類： 嵌入式 原文地址：嵌入式Linux之我行——ARM MMU工作原理剖析 作者：y307921462 一、MMU的產生 許多年以前，當人們還在使用DOS或是更古老的操作系統的時候，計算機的內存還非常小，一般都是以K爲
2020-06-16 11:52:37
13
原创 瞭解與MDIO/MDC接口相關的22號、45號條款
概述 管理MII接口的MDIO接口是一個雙線的串行接口，用來對PHY芯片等物理層信息進行操作管理。 MDIO的歷史 MDIO是Management Data Input/Output 的縮寫，有兩根線，分別爲雙向的MDIO和單
2020-06-16 11:52:37
38
原创 圖像處理計算公式
1、RGB信號計算灰度值 彩色圖象的灰度其實在轉化爲黑白圖像後的像素值（是一種廣義的提法），轉化的方法看應用的領域而定，一般按加權的方法轉換，R， G，B 的比一般爲3：6：1。 任何顏色都由紅、綠、藍三基色組成，假如原來某點的顏色爲RG
2020-06-16 11:52:37
原创 【轉】PCIE 通道x4/8/16的定義
PCI Express 版本 行代碼 傳輸速率 吞吐量 ×1 ×4 ×8 ×16 1.0 8b/10b 2.5GT/s 250MB/s 1GB/s 2GB/s 4GB/s 2.
2020-06-16 11:52:37
31
原创 【黑金原創教程】【TimeQuest】【第五章】網表質量與外部模型
黑金微課堂 黑金微課堂系黑金動力社區（Http://www.heijin.org）旗下的原創教程連載博客。 通過此博客，我們將不定期的更新有關FPGA等技術的相關內容，敬請大家關注！ 【黑金原創教程】【TimeQuest】【第五章】網表
2020-06-16 11:52:37
原创 【轉載】嵌入式開發板通過串口與PC互相傳送文件
嵌入式開發板通過串口與PC互相傳送文件 2017年03月24日 15:55:17 緣客_ql 閱讀數：6961 版權聲明：本文爲博主原創文章，未經博主允許不得轉載。 https://blog.csdn.net/u014213012/art
2020-06-16 11:52:37
原创 DDR接口參數
上圖爲X8data的單顆DDR3架構圖，行（Row）地址線複用14根，列（Column）地址線複用10根，Bank數量爲8個，IO Buffer 通過8組數位線（DQ0-DQ7）來完成對外的通信，故此單顆DDR3芯片的容量爲2的14次方乘
2020-02-20 13:06:18
1
原创 顯示器上面接口
原文鏈接：http://baijiahao.baidu.com/s?id=1623616180626001320&wfr=spider&for=pc 大家都知道，顯示器上面的接口一般是VGA/D
2019-09-06 22:37:22
原创 電流倒灌問題
倒灌就是電流流進IC內部，電流總是流入電勢低的地方。 比如說電壓源，一般都是輸出電流，但是如果有另一個電源同時存在，並且電勢高於這個電源，電流就會流入這個電源，稱爲倒灌，類似電池，既可以充電，也可以放電。 網絡方案1： https://
2019-06-27 01:01:26
473
原创 （轉）【PCB佈局佈線】之差分佈線和阻抗匹配
【PCB佈局佈線】之差分佈線和阻抗匹配（轉） 一、PCB 差分佈線操作 參看：Altium Designer -- 精心總結 PCB 差分佈線已經講的很清楚了，在此不做介紹。 二、差分佈線優缺點 參看：實際運用中差分信號線的分析和 L
2019-06-27 01:01:26
1147
原创 【轉】Memory中的Channel/Rank/Bank解析
Memory中的Channel/Rank/Bank解析 最近在看網卡底層驅動的一些資料，被內存bank，rank，channel這些關於memory的名詞搞得繞來繞去，網上查了一些資料，說得也不全面。在這裏讓我們一步一步來拆解memory
2019-06-11 03:48:19
原创 【轉載】FPGA STA(靜態時序分析)
FPGA STA(靜態時序分析) 1 FPGA設計過程中所遇到的路徑有輸入到觸發器，觸發器到觸發器，觸發器到輸出，例如以下圖所看到的： 這些路徑與輸入延時輸出延時，建立和保持時序有關。 2. 應用背景 靜態時序分析簡稱S
2019-06-11 03:48:19
原创 ddr控制器參數對照表
men_a是指men接口的地址總線，並非內存內部的地址（行/列/bank等構成=AFI_addr）。 一般men_a*2=AFI_addr，因爲雙沿採集。
2019-06-11 03:48:19
原创 FPGA之特殊管腳
之前調試一塊FPGA板卡，上電後總是無法正常工作。 現象：nSTATUS指示燈不停的閃爍，測試用的LED（FPGA的GPIO）無法點亮，即FPGA沒有進入正常工作狀態。 調試過程： 1、FPGA在上電後，會立刻將nSTATUS配置狀
2019-06-11 03:48:19