原创 python讀取文本某一行內容
時常遇到需要讀取文本的指定某一行或者某幾行的內容。總結方法有兩種。 方法一：從頭掃描，跳過不關心的行 import linecache linecache.getline('./data.txt', 5) 讀取文件的第5行，實際該文件會
2020-06-24 01:56:19
原创 verilog2001 generate endgenerate
Abtract generate語句允許細化時間（Elaboration-time）的選取或者某些語句的重複。這些語句可以包括模塊實例引用的語句、連續賦值語句、always語句、initial語句和門級實例引用語句等。細化時間是指
2020-06-24 00:55:05
10
原创 Rounding Numbers without Adding a Bias
Rounding Numbers without Adding a Bias Jul 22, 2017 Every time I’ve built a signal processing system, I’ve struggled wi
2020-06-24 00:55:05
11
原创 Verdi 知識體系
1. verdi 加強了active anotation， active trace和trace this value的能力，並且引入了Temperal flow view。在trace X的時侯面對很多選項，推舉的快速定位的方法是：
2020-06-24 00:55:05
169
原创 Synthesis Timing Constraints
時鐘約束 create_generated_clock master clk和generated clk的關係如下，相位相反 約束語句: 將source clock設置在觸發器的clock端。如下： create_
2020-06-24 00:55:03
80
原创 vcs 常用cmd option
VCS對verilog模型進行仿真包括兩個步驟： 1. 編譯verilog文件成爲一個可執行的二進制文件命令爲：vcs source_files 2. 運行該可執行文件：./simv vcs source_files -R -R 命
2020-06-24 00:55:03
131
原创 Verilog中的有符號數和無符號數
verilog符號數問題主要涉及【常數】、【變量】、【運算符】。 一、整型數 1、十進制數 普通十進制數一律被認爲是有符號數，如 32 //有符號數 -15 //有符號數 1 2 2、基數格式的表示法 基數格式表示情況下，數的符號要明確聲
2020-06-24 00:55:03
2
原创 OFDM and SC-FDMA lectures
https://www.eventhelix.com/lte/ofdm-sc-fdma-lectures/ OFDM and multi-carrier modulation IFFT sampling for OFDM OFDM sch
2020-06-24 00:55:03
原创 5G NR Spec Introduction
Understanding the 5G NR Physical Layer final 17 10 https://youtu.be/x_uhh9OHB_0
2020-06-24 00:55:03
11
原创 verilog中$signed()的使用
1、在verilog中有時會用signed修飾符來修飾定義的數據，運算的時候也會用$signed（）任務來強制轉換數據，那麼signed的修飾是爲什麼呢，是爲了區分有符號數和無符號數的加法和乘法嗎？其實不是的，因爲有符號數和無符號數據
2020-06-24 00:55:03
572
原创 .vimrc設置 vim模板 RTL verilog模板
.vimrc設置 vim模板 https://mck.baidu.com/v8957430-229427-1609596.html
2020-06-24 00:55:03
4
原创 biased vs unbiased rounding ; 原碼反碼補碼及其運算
biased rounding 跟 un-biased rounding: •1. 正數的時候 行為一樣 1-4 round down, 5-9 round up •>> 在HW上是看到1就進位 •ex. S0.8 ([8:0])
2020-06-24 00:55:03
2
原创 Verilog 有符號數 signed
首先記住，有符號數的運算全都是補碼的方式。 在Verilog裏面，可以使用有符號數據進行運算，定義時使用signed，例如 reg signed[7：0] adder； //定義了一個reg型有符號8位變量 adder 在Verilog中
2020-06-24 00:55:03
382
原创 [Draft] 正則重複匹配， 一種re.compiler()用法 - python
在Python中，你可以使用(.)\1{9,} (.)從一個字符(任何字符)生成組 1{9，}匹配第一組中的9個或更多字符。 例子： txt = """1. aaaaaaaaaaaaaaa 2. bb 3. cccccccccccccc
2020-06-24 00:55:03