原创 人性的弱點(一)與人相處的基本技巧

(1)如果想採蜜,就不要踢翻蜂房         因批評而引起的羞憤,常常會使僱員、親人和朋友的情緒大爲低落,並且對應該矯正的現實狀況,絲毫也不會改變。         尖刻的批評與斥責,總是無濟於事。儘量設身處地地去想問題,他爲什麼這麼

原创 以太網不同速率下使用的通信接口

     當網絡連接到千兆以太網時,ZYNQ 和 PHY 芯片 KSZ9031RNX 的數據傳輸時通過RGMII 總線通信,傳輸時鐘爲 125Mhz,數據在時鐘的上升沿和下降樣採樣。      當網絡連接到百兆以太網時,ZYNQ 和 PH

原创 ZYNQ中的接口

        在ZYNQ芯片內部用硬件實現了AXI總線協議,包括9個物理接口,分別爲AXI-GP0-AXI-GP3,AXI-HP0~AXI-HP3,AXI-ACP接口。        AXI-ACP接口,是ARM多核架構下定義的一種接口

原创 擴展板

(一)簡介 擴展板部分的功能  1 路 PCIEx8 接口  4 路光纖接口  2 路 10/100M/1000M 以太網 RJ-45 接口  1 路 HDMI 視頻輸出接口  1 路 HDMI 視頻輸入接口  4 路 USB

原创 Vivado中如何避免信號被優化掉?

剛寫了一段 Verilog代碼,辛辛苦苦花了很長時間綜合,在debug的過程中,卻找不到需要debug的信號了,查看網表發現沒有? 這種情況是因爲我們的某些中間信號被優化掉了。 被優化掉的原因有可能是你這個信號確實對後面的輸出

原创 25 歲做什麼,可在 5 年後受益匪淺?

    找到一兩件喜歡做的事情,從今日開始,每天持續地重複,重複,重複。     如果你喜歡寫作,那就騰出時間來讀數和撰寫文章;如果你愛好烹飪,那就擠出時間下廚房,搗鼓鍋碗瓢盆;如果你想成爲影評家,那就集中你的注意力,刷劇並寫出你的感想。

原创 一個學習Verilog HDL語言的網站

偶然瀏覽博客的時候從博主Reborn Lee的博客中知道了:HDLbits這個網站。這是一個技術網站,關於Verilog基礎知識,IC電路設計以及FPGA相關的東西。通過練習的方式來講解每個知識點,良心到不能再良心。這裏分享給大家,希望能

原创 FPGA的內部構造

聲明:爲方便自己學習,以及知識的完整性,將師兄的博客文章轉載到這裏!FPGA由6部分組成,分別爲可編程輸入/輸出單元(IOB)、基本可編程邏輯單元(SLENCE)、嵌入式塊RAM(block ram)、豐富的佈線資源、底層嵌入

原创 時鐘及時鐘域

文章目錄前言時鐘及時鐘域時鐘,時序邏輯的心跳時鐘信號基本特徵時鐘信號基本特徵參數介紹如何區分時鐘和數據時鐘信號的分類按來源分外部時鐘再生時鐘門控時鐘行波時鐘按波形分連續時鐘間歇時鐘不規則時鐘時鐘域時鐘域的概念時鐘樹簡介

原创 我想是時候做點什麼了!?

    上午一個關係比較好的同學,發來了上大學時候我們一起拍的一張照片,說是最近想回母校看一下。看着照片中滿臉膠原蛋白的我們,回想起當時的青蔥歲月,不由得感慨一下:歲月真是不經過啊!明年我們就大學畢業10年了!而我也已經工作了六年了。六年

原创 讀書計劃第一天

       2020年5月8日開始,我決定從現在開始多讀一些書或者聽一些書。爲此我特意給手機安裝了喜馬拉雅APP,希望在有空的時候能夠將此計劃付諸於行動。我選擇了卡耐基的《人性的弱點》這一經典之作作爲我要聽的第一本書,希望我能夠堅持下去

原创 如何區分時鐘和數據

在數字的世界中,所有的信號都是在邏輯0與邏輯1之間不斷切換的,而不僅僅限於時鐘信號。因此,數據信號也完全可以具有時鐘信號的所有基本特徵,那麼此時,我們該如何分辨該信號是時鐘信號還是數據信號呢? 如果僅僅通過觀察信號的數字波形,是無法分辨一

原创 AX7Z100開發板簡介

      開發板的整個結構爲核心板+擴展板,核心板和擴展板之間使用高速板間連接器連接。       核心板主要由 ZYNQ7100 + 4 個 DDR3 + eMMC + QSPI FLASH 的最小系統構成。ZYNQ7100 採用 X

原创 AC7Z100核心板

(一)簡介        AC7Z100(核心板型號,下同)核心板,ZYNQ 芯片是基於 XILINX 公司的 ZYNQ7000 系列的 XC7Z100-2FFG900。 ZYNQ 芯片的 PS 系統集成了兩個 ARM Cortex™-A

原创 鎖存器與寄存器

文章目錄概念多位陣列普通移位寄存器 概念 觸發器與這兩個稱謂之間到底有着什麼樣的關係呢? 事實上,在我們進行數字電路設計的時候,只需要關注於器件的功能和使用方式即可,而不需要對器件的實現原理和結構進行過多細節方面的瞭解