原创 ZYNQ Linux 邏輯端(PL)中斷demo
一、關於本demo 1.本demo中，zynq運行linux系統，包含一個自定義的PL端IP外設。 2.開發板從sd卡啓動。 3.主要參考文獻爲xilinx ug1165 zynq embedded design tutorial, ht
2020-06-16 02:07:39
16
原创 altera nios ii 多區啓動
一,參考資料 1.altera Remote Update IP core user guide.(RU IP)該文檔說明如何在多個sof文件中選取一個sof,配置進fpga中,不涉及後續的nios軟件啓動 2.altera embede
2020-06-16 02:07:38
4
原创 zynq自定義PL IP核linux驅動開發流程
概述 zynq的開發主要分爲兩個階段： 1)硬件邏輯開發階段：該過程與傳統的fpga 軟核cpu(microblaze)開發類似，在vivado中進行。需要在BlockDesign中例化zynq硬核cpu。該階段綜合編譯完成後，可以exp
2020-02-27 16:39:41
原创 verilog中的有符號數乘法及其乘積位寬確定
verilog中的乘法運算可如下處理： 無論正負，乘數與被乘數均以補碼(two's complement)表示，同時，乘數與被乘數的高位，需補符號位至與積同寬。(即，無符號數補0，有符號數補符號位) 舉例： 兩個3bit數相乘，3'b10
2019-06-11 22:12:54
1
原创 C語言中的左移與右移
原文地址http://www.cnblogs.com/myblesh/articles/2431806.html 先說左移,左移就是把一個數的所有位都向左移動若干位,在C中用<<運算符.例如: int i = 1; i = i << 2;
2018-11-26 00:53:18
原创 ALTERA千兆網IP核Triple-Speed Ethernet使用方法
一、實驗實現功能 本文僅實現最簡單的fpga向電腦主機發送hello world,UDP包，每隔一秒發送一次。上板跑通，可證明整條傳輸鏈路打通，對IP核的配置及使用是正確的。主要參考文獻是altera官方的ug 01008"Triple-
2018-11-20 12:34:34
98
原创 ZYNQ Z-TURN BOARD 學習筆記1-Ubuntu上的流水燈實驗
前言 之前一直都在學習傳統的FPGA，學習和使用過Altera的Cyclone系列以及Xilinx的Spartan系列芯片。對於賽靈思的軟硬件全面可編程器件ZYNQ很有興趣，但苦於手頭沒有zynq的板子，一直沒能體驗。前不久在某羣
2018-09-03 13:09:13
1
原创 NIOS II使用經驗
1.hello world 試驗後做led實驗，在QSYS內修改了nios 內核，進入軟件環境nios ii SBT Eclipse，bulid project時三個報錯，其中一個是Description Resource Path Lo
2018-09-03 13:09:13
2
原创 VIVADO及ZYNQ使用經驗
1.添加debug核的合理方法是在源代碼中添加(*mark_debug="true"*),綜合後，打開綜合結果，set debug內這些標記的信號全部在網標內，不會被優化掉。如果不在代碼里加這些標記，直接在綜合結果裏添加net，很多感興趣
2018-09-03 13:09:13
13
原创 24LC04B EEPROM 讀寫的 FPGA實現
microchip公司的24LC04B芯片內含4K 存儲空間，採用兩線串口總線，兼容IIC協議總線。 1.地址線與數據線複用，都使用SDA引腳。 2.一幀數據以起始位開始，以結束位結束。時鐘信號爲高電平時，SDA信號的變化會被視爲star
2018-09-03 13:09:13
原创 XILINX MCB DDR3讀寫操作筆記
xilinx spartan 6 器件內置硬核MCB（memory controller block）賽靈思官方文件ug388對利用MCB控制DDR存儲器做了詳細的介紹（主要在MCB operation章節） FPGA配置完成以及PLL鎖
2018-09-03 13:09:13