xilinx spartan 6 器件內置硬核MCB（memory controller block）賽靈思官方文件ug388對利用MCB控制DDR存儲器做了詳細的介紹（主要在MCB operation章節）
FPGA配置完成以及PLL鎖定後，MCB會自動完成初始化和校驗。隨後就可以進行常規的讀寫預充電刷新等一般操作。
MCB的指令和數據分別緩存在指令FIFO和數據FIFO內。
往DDR寫入數據時，先將數據寫進數據FIFO，然後將寫指令寫進指令FIFO，最後將指令使能拉高，就開始了寫入數據的操作。具體的時序可以參考UG388。
從DDR讀出數據時，先將讀指令寫進指令FIFO，然後將數據讀到數據FIFO內，最後將讀數據使能拉高，就開始了讀數據的操作。