原创 Verilog基礎知識

1. Verilog語法的基本概念 Verilog HDL是一種用於數字系統設計的語言。Verilog HDL既是一種行爲描述的語言也是一種結構描述的語言。無論描述電路功能行爲的模塊或描述元器件或較大部件互聯的模塊都可以用Verilog

原创 Verilog模塊化設計

模塊化設計是FPGA設計中一個很重要的技巧,它能夠使一個大型設計的分工協作和仿真測試更加容易,使代碼維護和升級更加便利。所謂模塊化設計,就是將一個比較複雜的系統按照一定的規則劃分爲多個小模塊,然後我們再分別對每個小模塊進行設計,當這些小

原创 C語言-實現封裝、繼承和多態

雖然C語言一直被稱爲面向過程的設計語言,但是通過使用C語言函數指針和結構體的特性,還是能夠使用C語言實現類似面向對象的封裝、繼承和多態的概念。 下面對源碼進行分析: validator.h文件 首先提取了所有校驗器都有的校驗方法,定義了一

原创 SSH無法登入虛擬機

1. 開發環境 虛擬機平臺:VMware14 Pro 操作系統:Ubuntu16.04 2. 實驗現象 通過ssh連接虛擬機的linux服務器,使用root用戶直接訪問,無法登入成功。一直反覆提示輸入密碼界面。 輸入正確密碼,反覆出

原创 什麼是可信計算?

阿里妹導讀:可信計算(TrustedComputing,簡稱TC)是一項由TCG(可信計算組)推動和開發的技術。可信的核心目標之一是保證系統和應用的完整性,從而確定系統或軟件運行在設計目標期望的可信狀態。可信和安全是相輔相成的,可信是安全

原创 交流有功功率、無功功率、視在功率計算

1. 功率計算 (1)有功功率:在交流電路中,每個瞬時的有功功率是不同的,且不斷變化,一般用平均有功功率(一個週期內功率的平均值)來度量電路中消耗能量的情況。對於單相交流電路,計算公式爲: P = UIcosΦ 式中:P—有功功率(瓦

原创 頂級投資人之創客法則

對於創業要有敬畏之心,不要因爲創業而創業,要對自己所做的事情要有信仰。 一、人人都可以創業嗎? 人人都可以創業,但成功的創業者一定只是少數人 創業要找準市場需求 沒有連續失敗的創業者,只有連續創業的企業家 永不言敗是創業最需要的態度

原创 成熟還是幼稚?

成長不易,每一段經歷都是成長路上的寶貴財富。 一個人的成熟並非一朝一夕就能形成,想讓自己變得更加成熟穩住,可以從以下幾個方面來努力: 第一:學會控制情緒 每個人的大腦都有兩部分,層次較高的邏輯部分與層次較低的情緒部分。它們會爭奪對於一

原创 把你的進化最大化

追求物質帶來小的滿足,遠遠無法與進步帶來的長期的滿足感相比。現階段我們應該樹立明確的目標,併爲之努力。 在個人進化過程中我們可以先把5件事做好: 有明確的目標。 找到阻礙你實現這些目標的問題,並且不容忍問題。 準確診斷問題,找到問題的

原创 心態對了,就不累了

最酷的人生不是抓到一手好牌,而是打好一手爛牌。 有這樣一個故事:在印度的一個車站上,一個貧民窟的孩子坐在椅子休息,他衣着襤褸,連鞋都沒有。沒一會兒,車站裏陸陸續續的來了很多等待坐車的人。在一片擁擠中,一個富人家的孩子在上車的一瞬間,一

原创 Verilog的基礎語法

雖然Verilog硬件描述語言有很完整的語法結構和系統,這些語法結構的應用給設計描述帶來很多方便。但是Verilog是描述硬件電路的,它是建立在硬件電路的基礎上。有些語法結構是不能與實際硬件電弧對應起來的,比如for循環,它是不能映射實

原创 Verilog的抽象級別

所謂抽象級別,實際上是指同一個物理電路,可以在不同的層次上用 Verilog 語言來描述它。Verilog 硬件描述語言支持以下五種級別: (1) 系統級; (2) 算法級; (3) RTL級; (4) 門級; (5) 開關級; 其中,

原创 Verilog語法的基本概念

1. Verilog語法的基本概念 Verilog HDL是一種用於數字系統設計的語言。Verilog HDL既是一種行爲描述的語言也是一種結構描述的語言。無論描述電路功能行爲的模塊或描述元器件或較大部件互聯的模塊都可以用Verilog

原创 Python映射--字典

字典是Python中唯一的內置映射類型,其中的值不按順序排列,而是存儲在鍵下。鍵可能是數、字符串或元組。字典由鍵及其相應的值組成,這種鍵-值(key-value)對稱爲項(item)。每個鍵與其值之間都用冒號(:)分隔,項之間用逗號分隔

原创 Python列表和元組

數據結構是以某種方式(如通過編號)組合起來的數據元素(如數、字符乃至其他數據結構)集合。在Python中,最基本的數據結構爲序列(sequence)。序列中的每個元素都有編號,即其位置或索引,其中第一個元素的索引爲0,第二個元素的索引爲