原创 Vim安裝記錄

Vim安裝記錄 參考鏈接 安裝命令 1. 安裝依賴庫 2. 下載最新vim源碼 3. 刪除舊版vim 4. 配置configure、編譯、安裝 5. 設置vim爲默認編輯器 6. 必要的配置 Vim安裝記錄 參考鏈接

原创 異步信號同步 - 小於時鐘週期的窄脈衝信號同步

異步信號同步 - 小於時鐘週期的窄脈衝信號同步 異步信號同步 - 小於時鐘週期的窄脈衝信號同步 參考: 《Verilog HDL高級數字設計(第二版)_Michael D.Ciletti》 5.17節 用於異步信號的去抖開關

原创 《SystemVerilog驗證-測試平臺編寫指南》學習 - 第3章 過程語句和子程序

《SystemVerilog驗證-測試平臺編寫指南》學習 - 第3章 過程語句和子程序 3.1 過程語句 3.2 任務、函數以及void函數 3.3 任務和函數概述 3.4 子程序參數 3.4.1 C語言風格的子程序參數 3.4.2

原创 VBA繪製Excel圖表

VBA調試運行進入: 幾個例子: 刪除工作表內所有圖表 錄製一個宏 簡化宏再使用 大量圖表可採用for循環 CSDN上用積分下載的一個例子 VBA調試運行進入: 右鍵Excel的Sheet - 查看代碼 - Microsof

原创 SystemVerilog 編寫FSM

SystemVerilog 編寫FSM 題目 SystemVerilog實現 仿真 SystemVerilog 編寫FSM 題目 SystemVerilog實現 module ExampleFSM ( input

原创 《SystemVerilog驗證-測試平臺編寫指南》學習 - 第1章 驗證導論

《SystemVerilog驗證-測試平臺編寫指南》學習 - 第1章 驗證導論 測試平臺(testbench)的功能 方法學基礎 1. 受約束的隨機激勵 2. 功能覆蓋率 3. 分層的測試平臺 建立一個分層的測試平臺 1. 創建

原创 《SystemVerilog驗證-測試平臺編寫指南》學習 - 第2章 數據類型

《SystemVerilog驗證-測試平臺編寫指南》學習 - 第2章 數據類型 2.1 內建數據類型 2.2 定寬數組 2.2.1 聲明 2.2.2 常量數組 2.2.3 基本的數組操作 -- for和foreach 2.2.4 基本

原创 BRAM 和 DRAM 區別

轉載: BRAM和DRAM的區別 Xilinx的FPGA開發板可以直接調用RAM,其中包括了BRAM和DRAM。經過網上查找資料發現,這兩者的區別在於: 選擇distributed memory generator和block memor

原创 coverage report

轉載:http://blog.sina.cn/dpool/blog/s/blog_7853c3910102yn77.html VCS仿真可以分成兩步法或三步法, 對Mix language, 必須用三步法。我呢,因爲運用都是簡單的非mix

原创 二進制格雷碼與二進制自然碼

二進制自然碼-> 二進制格雷碼 module bin2gry(Gry,Bin); parameter length = 8; //以八位示例 output [length-1:0] Gry; input

原创 異步FIFO的Verilog實現

參考: https://www.cnblogs.com/HolmeXin/p/9448626.html http://bbs.eetop.cn/thread-857651-1-1.html?_dsign=1ad959fa http://bb

原创 握手協議

狀態機表述 /*============================================================================= # # Author : yangl - yl.e

原创 python 計算PI值

Python快速計算高精度圓周率

原创 異步復位,同步釋放

關於異步復位同步釋放的原理不再贅述,直接貼 verilog 代碼如下: 1 module reset_sync (clk, rst_n, rst_n_sync); 2 input clk; 3 input

原创 mif文件C語言生成

1:正弦波 用函數 sin (x * π/180°)  1 /************************************************** 2 3 正弦波 mif 生成 4 5 ****