原创 一個嵌入式newbie起航
誤打誤撞的進入了一個網絡嵌入式行業，重點搞FPGA開發。正如我的博客暱稱一樣，我是一個孤獨行者，並不是說我很孤獨寂寞冷，其實我指的是公司就只有我一個人搞FPGA！不過話又說回來，我的確是孤獨寂寞冷啊，現在初戀還在！走上了IT這條路，我想註
2020-06-23 13:04:31
原创 鎖存器 觸發器 寄存器 區別
一、鎖存器 鎖存器（latch）---對脈衝電平敏感，在時鐘脈衝的電平作用下改變狀態 鎖存器是電平觸發的存儲單元，數據存儲的動作取決於輸入時鐘（或者使能）信號的電平值，僅當鎖存器處於使能狀態時，輸出纔會隨着數據輸入發生變化。 鎖存器不同於
2020-06-23 13:04:31
原创 終於將uClinux移植於fpga成功
剛剛上傳圖片失敗，重來 歷時兩個星期，終於將uClinux移植於nios ii成功；激動的心情難以掩飾，高興的同時，我希望記錄下我的移植坎坷之旅： 首先我是按照真 OO無雙的博客一步一步走下去的： file:///C:/Users
2020-06-23 13:04:20
2
原创 時序的約束
前端時間,學校的社團有人在問我關於對設計約束的問題,碰巧在網上看見一篇關於約束的問題,現狀貼如下: 個人覺得有些觀點不是太認同,但是主要的思想是很好的!~ 對自己的設計的實現方式越瞭解，對自己的設計的時序要求越瞭解，對目標器件
2020-06-23 13:04:19
1
原创 FPGA幾種常見設計思想，在編程的過程中會慢慢體會到
1乒乓操作:“乒乓操作”是一個常常應用於數據流控制的處理技巧，典型的乒乓操作方法如圖 1 所示。 2 串並轉換 p2s：核心算法：if(en) Buffer=datain; else buffer= {buffer[6:0],1’b
2020-06-23 13:04:19
原创 synplify 9.6.2 download
現在這種工具太難找了，找了一上午才搞定；唉，還是貢獻出來吧，最好別被河蟹掉 鏈接：http://pan.baidu.com/s/1pJv7ovx 密碼：um2k 裏面的破解方法有點問題， 一、install exe，
2020-02-20 15:01:46
2
原创 常用電平標準 TTL、CMOS、LVTTL、LVCMOS..
現在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標
2019-01-07 19:47:27
5
原创 Sublime Text 快捷鍵一覽表
Sublime Text比起Notepad++，UltraEdit之類Code編輯器來說，其功能有過之而無不及，配合着各種插件使用，Sublime Text在實際的使用中變得非常的順手——當然，如果你還不順手，那就請順手寫個插件吧。而在衆
2018-09-26 09:16:43
2
原创 跨時鐘域處理
根據網上資料 整理如下： http://bbs.eetop.cn/thread-613258-1-1.html [討論] 今天華爲面試題：異步FIFO讀時鐘是寫時鐘的100倍，或者寫是讀的100倍會出現什麼問題？ 今天華爲面試題：異步FI
2018-09-19 08:46:57
2
原创 FIFO深度計算公式
原文：http://comm.chinaaet.com/adi/blogdetail/37555.html 其實很慚愧，在這之前用FIFO都是直接用IP，因爲應用場景很簡單，因此FIFO深度的選擇也比較隨意，並沒想很多。今天在網上看到
2018-09-15 22:07:07
2