原创 sdram_init模塊設計與仿真
真的是太菜了，加入‘include 文件整了半天，寫個調試記錄： 1、頭文件parameter 與 .v文件同在一個文件夾，可以直接‘include 2、格式如：`define NOP 4'b0111
2020-07-05 17:10:20
原创 圖像縮放算法的設計
相機分辨率爲2048*2048，通常VGA的分辨率不匹配，需要降低分辨率。可以3*3範圍內的9個像素合併成1個像素，最終分辨率682*682，數據量爲465K*8bit，採取簡單的均值或者中值的方式，爲了避免噪聲的影響，採用灰度取中值
2020-07-05 17:10:20
2
原创 Ultra96之DPU-1
部分內容選自https://blog.csdn.net/lulugay/article/details/103152530 什麼是DPU？ DPU全稱Deeplearning Processor Un學汪玉教授組開發的it，是清華大針對X
2020-07-05 16:30:25
52
原创 灰度圖像的中值濾波→Sobel→腐蝕運算→膨脹運算算法
完美是沒有極限的，僅僅進行Sobel→腐蝕運算→膨脹運算得到圖像邊緣，這還不夠好！！！如果在Sobel前面加入中值濾波算法呢？？會不會得到的邊緣檢測圖像的效果更上一層樓呢？？？ 結果： 上圖左爲爲灰度→Sobel→腐蝕運算後的圖像，上圖
2020-07-05 16:30:13
3
原创 2020年受疫情影響的寒假
2020年春節，相信，很多人會記得，受全國肺炎疫情的影響，上學不能上學，上班不能上班，然而，在家浪了幾天後，實屬無聊，於是，又拿起了家裏的舊電腦，開始更新博客，開始漫長的寒假在家學習之路。 2.8 開始學習的第一天，把要看的資料準備好，感
2020-07-05 16:30:13
原创 Altra96之使用petalinux定製linux os
1.1 添加vivado輸出的板級支持信息，即hdf和bit文件 在上一章節https://blog.csdn.net/weixin_40640020/article/details/103384486生成了hdf和bit文件 基於.h
2020-07-05 16:30:13
6
原创 Ultra96之PetaLinux安裝-2
開發板：Ultra96 Xilinx Vivado：2018.2 PetaLinux：2018.2 Ubuntu：16.04 後面需要用到PetaLinux去生成BOOT.bin，根據ug1144-petalinux-tools-refe
2020-07-05 16:30:12
16
原创 sdram_wr模塊設計
1、首先記錄一個問題，困擾了許久： 像這種簡單的電路， 寫成時序邏輯代碼，不應該就是： 仿真波形卻是： 咦，難道寫的代碼有問題，怎麼不延遲一個時鐘週期輸出呢？？ 改：tb文件：爲阻塞 仿真果然成功了。。。。。 小插曲過去了，繼續做
2020-07-05 16:30:12
原创 比較三個數的大小，求出最大、中間、最小
always@(posedge clk or negedge rst_n) begin if(!rst_n) begin max_data <= 0; mid_data <= 0; min_data <= 0; e
2020-07-05 16:30:12
原创 抗擊疫情，在家辦公，第二天
2.10 今天繼續回顧基礎. 案例一：序列檢測 案例二：狀態機 狀態機描述時關鍵是要描述清楚幾個狀態機的要素，即如何進行 狀態的轉移，每個狀態的輸出是什麼，狀態轉移的條件。具體描述時 方法各種各樣，最常見的有三種描述方式： 1. 一段式：
2020-07-05 16:30:12
原创 verilog中可以直接用*運算符嗎？有什麼弊端嗎
答案：可以用，但是，，， 硬件乘法器的意義何在？乘法直接乘不就可以了嗎。我verilog裏編寫a*b即可，爲什麼要移位相加去乘？ 你要知道，數字電路中的邏輯是由最基本的與、或、非等基本邏輯組合而成的，並不能直接生成乘除等複雜運算。 乘法運
2020-07-05 16:30:12
1
原创 完善SDRM
一天天，過得真快呀，在家真的沒辦法全神貫注，不過，算是勞逸結合吧。 改變突發長度爲256，寫入兩行數據，嗯嗯，還行。 遇到充電的時候； 最後，
2020-07-05 16:30:11
原创 dsp48e1略知一二
筆者會根據自己的工程說明爲例，講述，以此類推； 工程所用的是dsp48e1的原語，應用於cnn的計算。調用了16個SP；每個SP中又有兩個unit；其中只看參數傳遞： 在此之前先看一下手冊，瞭解一下OPMODE。以OPMODE = 011
2020-04-23 19:20:11