原创 基於FPGA的素數累加和的計算
基於FPGA的素數累加和的計算項目簡述MATLAB代碼Verilog代碼結果驗證總結 項目簡述 這個小項目其實是樂鑫筆試的一道題，感覺很有意思也有一定的難度，所以這裏我們實現這個功能，這裏注意一下實現功能只是相對於做題而言，並沒有
2020-06-11 11:10:19
原创 ZYNQ學習簡記
ZYNQ學習筆記項目簡述ZYNQ學習筆記總結 項目簡述 ZYNQ是Xilinx公司比較具有特色的SOC芯片，內部分爲PS與PL端。其中PS端包括ARM內核，PL端就是我們常說的FPGA部分。PS端的開發與嵌入式開發的流程一樣，都是
2020-05-25 04:54:51
7
原创 基於FPGA的PCIE設計（2）
基於VIVADO的PCIE IP的使用項目簡述XDMA IP的定製PCIE Endpoint的工程框圖PCIE Ip的定製PCIE root port的Block Design搭建參考文獻總結 項目簡述 上一篇博客我們已經對PCI
2020-05-23 09:22:31
原创 基於FPGA擾碼的實現
基於FPGA擾碼的實現項目簡述擾碼數學原理擾碼的MATLAB實現擾碼的FPGA實現擾碼FPGA的代碼FPGA測試代碼仿真結果參考文獻總結 項目簡述 擾碼就是作有規律的隨機化處理後的信碼。作爲現代通信的關鍵技術之一，擾碼是爲了提高傳
2020-05-23 09:22:31
原创 VIVADO使用ila抓取的波形轉換成Modelsim打開
VIVADO使用ila抓取的波形轉換成Modelsim打開項目簡述操作步驟總結 項目簡述 相信使用過VIVADO在線邏輯分析儀的同學都可以知道這個分析工具在操作上很不方便。在線邏輯分析儀的界面操作和VIVADO自帶的仿真工具一摸一
2020-05-19 23:49:35
原创 基於FPGA的PCIE設計（1）
PCIE基本原理簡單概述項目簡述PCIE簡介Root Port簡要介紹 項目簡述 PCIE技術在FPGA中的應用已經非常普遍，也是同學們學習的一個難點。我們會在本篇博客中講解PCIE的理論知識，供大家瞭解PCIE。在下一篇博客中講
2020-05-16 13:40:13
原创 基於FPGA的圖像浮雕效果實現
基於FPGA的圖像浮雕效果實現項目簡述算法原理及MATLAB實現浮雕效果的FPGA實現FPGA工程代碼下板效果參考文獻總結 項目簡述 爲什麼要做這個小項目，因爲最近正在在學習FPGA開源工作室中的FPGA圖像處理的文章。發現這個小
2020-05-13 06:03:22
原创 FPGA 靜態時序分析與約束（3）
VIVADO時序約束工具簡要操作項目簡述基於原語的時序操作時鐘的約束輸入時鐘的約束生成時鐘的約束Input Delay約束系統同步的Input Delay約束源同步的Input Delay約束Output Delay約束源同步ou
2020-05-11 18:52:37
4
原创 FPGA 靜態時序分析與約束（2）
Quartus II時序約束工具簡要操作項目簡述時序約束步驟約束時鐘創建輸入時鐘創建生成時鐘約束自己分頻的時鐘輸入延遲的約束輸出延遲的約束設置時序例外設置多週期路徑設置false路徑操作小結總結 項目簡述 這裏提醒，在看這篇文章之
2020-05-11 18:52:37
原创 FPGA 靜態時序分析與約束（1）
靜態時序分析與約束中的概念項目總結時序術語總結與解釋參考文獻 項目總結 靜態時序分析是指我們手動或者EDA工具按照芯片寄存器、查找表、內部連線所需要的固定的時間分析時序路徑是否有違例的情況，並進行相應的約束。既然有靜態時序分析，那
2020-05-02 17:50:42
原创 Verilog語法誤區總結
Verilog常見的誤區組合邏輯鎖存器的生成Verilog語句中signed的作用總結 組合邏輯鎖存器的生成 在Verilog語言組合邏輯的書寫中，我們經常會寫下面語句： assign din_x =
2020-04-29 20:46:25
2
原创 Xilinx FPGA的時鐘總結
Xilinx FPGA的時鐘總結Xilinx 7系列FPGA專用時鐘引腳標誌 本篇博客，博主將總結FPGA時鐘方面的問題。以前碰到過一些時鐘的問題，但是由於沒記錄也就都忘記了，所以這篇文章將用來記錄FPGA中時鐘的問題。這篇文章屬
2020-04-29 20:46:25
原创 基於FPGA的CIC濾波器設計（2）——以數字上下變頻爲例講解
多級CIC濾波器理論與設計項目簡述多級CIC濾波器多級CIC濾波器的抽取操作多級CIC濾波器的內插操作多級CIC濾波器的抽取的MATLAB實現多級CIC濾波器的抽取的MATLAB結果多級CIC濾波器的內插的MATLAB實現多級CI
2020-04-27 04:14:37
原创 基於FPGA的CIC濾波器設計（1）
單級CIC濾波器理論與設計項目簡述多速率信號處理抽取內插分數倍抽取與內插CIC濾波器CIC濾波器理論推導單級CICI濾波器多級CICI濾波器CIC濾波器的FPGA實現CIC抽取濾波器代碼CIC抽取濾波器測試代碼CIC抽取濾波器仿真
2020-04-25 14:08:27
原创 VHDL語言的學習
FPGA設計語言VHDL的學習語言簡述VHDL與Verilog語言對比VHDL學習資料總結 語言簡述 VHDL是較早的硬件描述語句，其邏輯嚴謹、抽象描述能力強是其特點。但是由於語法複雜學的人也變得少了起來，致使大多數同學學習ver
2020-04-23 19:55:05
1