FPGA設計語言VHDL的學習
語言簡述
VHDL是較早的硬件描述語句，其邏輯嚴謹、抽象描述能力強是其特點。但是由於語法複雜學的人也變得少了起來，致使大多數同學學習verilog語言。但是，VHDL語法依舊具有很大的市場份額，如果說一個FPGA工程師不會VHDL語言，這V絕對是一個硬傷，所以這篇文章我們將給出學習VHDL語言的詳細方法。
VHDL與Verilog語言對比
1、VHDL語言：語法複雜、抽象描述能力強、語法嚴謹、軍工單位經常使用。一些經典的算法是用VHDL語言描述。有大量的庫、包支持。
2、Verilog語言：語法簡單、非常適合底層驅動的描述，是當前市場最主流的硬件描述語句。
Verilog語言有多麼簡單。該語法設置不需要系統的學習，只要跟着做幾個項目就可以學會該語法。但是VHDL語言卻沒有這麼簡單，如果不繫統的學習，很難掌握。
VHDL學習資料
現在我認爲市場上比較好的VHDL語言資料是B站上面的一個視頻。該視頻是2002年錄製，時間跨度很大，但是其中VHDL語法部分的講解實在經典且詳細。同學們跟着該視頻學習，詳細大家可以快速入門VHDL語言。下面便是視頻的網址。
https://www.bilibili.com/video/BV1dW411t7vz?from=search&seid=8168893543127442558
因爲錄製的時間比較久，所以裏面很多硬件介紹與軟件的使用都不適合現在的環境。大家只需要觀看其中VHDL語法的講解部分，即8-30集中的內容，其餘部分不需要看。
看完視頻之後一定要買一本VHDL語法的書本，因爲書本上的知識最容易查閱學習。至於具體哪本書，這裏認爲隨便一本均可以。
總結
創作不易，認爲文章有幫助的同學們可以關注、點贊、轉發支持。爲行業貢獻及其微小的一部分。或者對文章有什麼看法或者需要更近一步交流的同學，可以加入下面的羣：
