原创 python socket傳輸攝像頭實時獲取的ndarray圖片

python socket傳輸攝像頭實時獲取的ndarray圖片 1. 服務端 1.1 創建子線程啓動socket服務函數 t1 = threading.Thread(target=socket_server) t1.start(

原创 intel realsense計算指定像素真實深度與像素座標系轉相機座標系

intel realsense深度轉真實距離與像素座標系轉相機座標系 1. 深度轉真實距離 1. 1初始化配置 import pyrealsense2 as rs # 相機配置 pipeline = rs.pipeline() c

原创 intel realsense保存16位深度圖與rgb圖程序

代碼解釋 import pyrealsense2 as rs import numpy as np import cv2 import json import png pipeline = rs.pipeline() confi

原创 Image.PIL庫沒有屬性(函數)fromarray的解決方法

問題來源 將一個ndarray格式的圖片轉換爲PIL.Image的時候一直提示type object ‘Image’ has no attribute ‘fromarray’。通過檢查PIL.Image發現,該類並不含有官方文檔所

原创 git將本地分支恢復爲遠程分支

git將本地分支恢復爲遠程分支 問題出現原因 本地分支與遠程分支合併發生衝突,有很多無用的修改,直接使用遠程分支覆蓋 覆蓋操作 git fetch --all # origin/master爲想恢復的分支名稱,這裏是github默

原创 opencv讀取圖片轉numpy ndarray變成bgr的問題

opencv讀取圖片轉numpy ndarray變成bgr的問題 問題原因 有時候需要讀取圖片,然後通過numpy對圖片進行一些操作,再使用PIL.Image保存圖片,這時候通常保存的圖片色彩就變了,這是因爲opencv把圖片轉成

原创 intel realsense攝像頭標定教程(win10環境)

intel realsense攝像頭標定教程 準備工具 Intel RealSense D400 Series Dynamic Calibration Tools print-target-fixed-width.pdf或者對應

原创 使用php編寫在線瀏覽日誌文件的小應用

由於公司內部開發文件權限限制,非主管無法隨意改動獲取正式服文件,所以寫了一個這樣的小應用來查看日誌文件 php文件 abstract class getDir { protected $dir = null;

原创 Unity引擎調用Win Message彈框

Unity引擎調用Win MessageBox 第一步,下載庫並複製到項目Plugins目錄下 庫文件:System.Windows.Forms.dll 第二步腳本調用 using System.Collections; usi

原创 使用pyside2實現一個終端顯示工具

使用pyside2實現一個終端顯示工具使用pyside2實現一個實時終端顯示工具目標使用到的技術核心代碼定義信號(Signal)定義槽函數與相關函數(Slot)在相關界面代碼中加入綁定代碼測試結果pyside2-uic命令(ui文

原创 Ubuntu查找文件或文件內容指令

Ubuntu查找文件或文件內容指令查找文件內容指令例子查找文件指令 查找文件內容指令 -r 代表去掉提示這個文件是一個文件夾這種沒用的提醒 find /目錄 -name '*' | xargs grep -r '查詢內容' 例子

原创 pyside2實時顯示realsense深度攝像頭數據

pyside2實時顯示realsense深度攝像頭數據 需求 讀取realsense每幀圖像顯示在pyside的QLabel上,使用的realsenese攝像頭型號爲D415 安裝pyside2指令 pip install pys

原创 Conda配置CUDA、cudnn環境,Tensorflow、CUDA、cudnn與Tensorflow、keras版本對應關係

Conda配置CUDA、cudnn環境, Tensorflow、CUDA、cudnn與Tensorflow、Keras版本對應關係 Conda配置CUDA、cudnn環境 使用conda創建python虛擬環境,可以每個虛擬環境

原创 Quartus生成元器件仿真波形

Quartus生成元器件仿真波形操作流程實驗環境在完成VHDL或Verilog代碼後創建波形文件插入信號選擇用到的node點list選擇node直接全選,添加到右邊點OK繼續點ok鼠標左鍵拖拉,選擇時間段選擇對應時間段的電平運行仿

原创 XILINX HLS + Vivado + SDK實現通過AXI-Master協議從ARM(PS)傳輸數組到FPGA(PL)端RAM

XILINX HLS + Vivado + SDK實現自定義IP通過AXI-Master協議從ARM(PS)傳輸數組到FPGA(PL)端RAM 簡介 最近在使用XILINX ZYNQ的Soc板子做卷積神經網絡(CNN)加速器,遇到