原创 vivado多線程編譯設置(一勞永逸方法)
vivado多線程編譯設置有兩種方法： 1.第一種是直接在vivado的Tcl Console界面輸入命令: set_param general.maxThreads 8 //設置爲8線程，默認是2線程 get_param
2020-06-29 04:17:43
2
原创 C語言學習筆記03-控制語句
1.使用man函數查看用法 2. 3.goto 使用方法 4.continue結束本次循環，break結束當前循環，return結束本函數
2020-06-29 04:17:43
原创 C語言學習筆記01-數據類型、常量、變量及運算符
1.C語言 數據類型、常量、變量及運算符 2. 3. 4. 5.只能夠強制轉換一個變量，22變成了22.0爲隱士轉換，(int)爲顯示轉換
2020-06-29 04:17:43
1
原创 VIVADO自動生成編譯時間實現版本管理
在使用Vivado編譯的時候，經過會忘記修改版本號或者日期，這個真的是個頭疼的問題，於是我就思考，是不是可以讓vivado在跑之前將時間寫入到一個文件中，然後使用verilog/vhdl讀取該時間值，於是我就開始在網上查找資料：
2020-06-29 04:17:43
1
原创 關於verilog組合邏輯的多對多數據矩陣編譯記錄
使用的是vivado2017.4，選擇的器件是zynq7030 之前找工作面試的時候有道面試題是數據選擇輸出，面試管給我的建議是多使用幾個case???，今天閒來沒事驗證以下 類似的原面試題目如下(第一道題目): https://
2020-05-18 05:52:00
1
原创 PCIE-XPDMA-SGDMA調試筆記
聲明：所有文章屬於個人在工作中所記下和蒐集的筆記，不得轉載 參考的手冊地址： a). Xilinx PCIe axi memory mapped手冊地址鏈接：https://china.xilinx.com/support/doc
2020-05-14 18:22:30
108
原创 ZYNQ基於LWIP裸跑的千兆以太網TCP/UDP筆記
最近調試了ZYNQ用LWIP裸跑千兆以太網TCP/UDP協議，趁着這幾天有時間記錄一下，總結一下，同時也分享給大家，互相學習，共同進步。。。。。 對於我們初學者，都是站在巨人的肩膀上慢慢的學習，我的代碼借鑑的這位博主的源碼，在他的
2020-05-14 18:22:30
70
原创 關於串口數據接收出錯問的問題（RS232、RS422、UART）
這兩天調試串口驅動，串口驅動應該是很簡單的啊，但是發現數據接收的時候，總是偶爾會出現錯誤，經過不斷的排查，終於找到了問題的關鍵所在。 一段串口的verilog代碼如下： module uart_rx( input cl
2020-05-14 18:22:30
3
原创 vivado dds Compiler v6.0 學習筆記
最近在調試DA芯片AD9125正好需要測試輸出正弦波，看了下VIVADO有自帶的IP可以產生正弦波和餘弦波，正好拿過來學習學習。 看官方手冊也是挺多的，看了老半天也沒完全看懂怎麼用，在網上搜了相別人寫的博客： https://b
2020-05-14 18:22:30
161
原创 zynq學習相關資料鏈接（持續更新。。。）
https://www.osrc.cn/forum.php?mod=viewthread&tid=1796&highlight=zynq（米聯客ZYNQ學習視頻） https://blog.csdn.net/Clauded
2020-05-14 18:22:30
原创 Sublime text使用筆記
最近學習zynq用到C啦，之前看公司同事開發arm的時候用到Sublime text來寫代碼，覺得不錯，我也自己來用一用 下載地址：鏈接：https://pan.baidu.com/s/1MX_7aq_6Chwb8jX67-Xu4
2020-05-14 18:22:30
原创 米聯客視頻學習筆記（1）CH01-debian9安裝vivado
視頻學習地址：https://www.osrc.cn/forum.php?mod=viewthread&tid=1796&highlight=zynq 自己看着視頻隨便記的筆記 1.設置pc文件夾與虛擬機共享 2.在虛擬機的這個
2020-05-14 18:22:30
原创 （SMI,MDIO）高阻態陷阱
SMI接口時序圖如下： 在讀數據的時候，主機端應該給高阻態，但是我把它過了一個觸發器，就類似下面這樣： assign mdio_in = mdio; assign mdio_o = mdio_reg; always @(pose
2020-05-14 18:22:30