原创 HDL課程筆記
CHAPTER 1 1、PSPICE是針對原理圖進行時間序列仿真 2、Verilog（Verifacation Logic）是從C語言改造的，VHDL是和Verilog平行競爭的語言 3、wire變量是無記憶性，have val
2020-06-23 02:35:39
11
原创 軟件工程導論要點
重點：編程能力很強不代表軟件工程能力強！ 1、學習軟件工程的意義： （1）所有發達國家的經濟都依賴軟件 （2）軟件工程這門課涉及到職業軟件開發流程，幫助你更加了解實際上軟件是如何生產的 2、評判軟件好壞的標準 （1）軟件費用 （2
2020-06-23 02:35:39
原创 電子系統工程筆記
1、PCB(printed circuit board) 2、DaVinci是DSP 3、Package封裝 4、Cadence和Mentor在硬件設計軟件方面兩家獨大，OrCAD後來被Cadence收購。Cadence的封裝工具
2020-06-23 02:35:39
原创 python和C語言的坑
python的坑 1、pythond的負數存在變量裏面時，直接讀取該變量並不是補碼的形式，需要將其與0xffffffff與操作，才能顯示補碼 如： n= n& 0xffffffff 2、python 裏面沒有null，只有No
2020-06-23 02:35:38