原创 xilinx fpga 部分動態重配置（Partial Reconfiguration）設計實現
1.測試環境 採用xilinx fpga xc7vx690t，實現動態跑馬燈，驗證部分動態重配置（Partial Reconfiguration）功能 pm1：間隔1s閃動 pm2：間隔4s閃動 頂層文件：top pm_led：實
2020-06-10 13:47:51
17
原创 10G以太網實現udp、arp、icmp設計及測試
1.設計流程 實現udp、arp、icmp（ping）等協議，支持udp動態數據包大小、自動添加udp校驗和和長度、動態更新端口號,支持ping，驗證鏈路，支持更改ip等網絡配置 10g採用zynq7 fpga實現 2.10
2020-06-07 02:28:55
1
原创 ADC12D1600使用及FPGA採集
1.測試環境 採用V7採集ADC12D1600，通過內部ila觀察信號 2.ADC12D1600配置使用 通過V7通過Non-ECM配置 1600可工作與幾種模式，DEMUX和DES，每種模式對應的時鐘頻率和數據格式不一樣 例如
2020-06-07 02:28:54
1
原创 zynq7通過selectmap加載fpga
1.測試環境 zynq7通過以太網接收bin文件，通過selectmap加載fpga，位寬可選擇爲8位或者32位 2.部分 這是產生clk時鐘用的 這裏是數據輸出 產生時序 3.參考設計 詳細應用信息參考xapp583 具體
2020-06-07 02:28:54
1
原创 zynq使用lwip遠程更新flash
1.目的 zynq通過使用以太網實現遠程更新flash，同時實現不斷電重啓，方便用戶升級 2.硬件環境 vivado2018.2 使用zynq7開發板zedboard，只需要搭建最小系統包括以太網、uart、flash控制器、dd
2020-06-07 02:28:54
16
原创 zynq使用petalinux測試spi flash
1.硬件環境搭建 本測試環境爲xilinx z7系列的xc7z045，在pl端外接axi_quad_spi ip外接m25p10flash芯片 ip連接及配置如下 2.生成bit並導出到sdk 3.在petalinux中修改設
2020-06-07 02:28:54
12
原创 zynq使用software reset（軟復位）實現重加載
1.實現原理 在圖中，軟復位實現ram清除並從新調用Bootrom實現從flash重新加載 2.實現代碼 #include <stdio.h> #include “platform.h” #include “xil_printf
2020-06-07 02:28:54
6
原创 SHA1算法在DS28E01上驗證（二）結束篇
1.sha1原理 sha1算法原理這裏不做詳細推導，具體細節請參考相關文檔，這裏是簡單提示需要加密的數據需要512bit對齊，裏面包含原始數據，對齊數據和長度信息 2.modelsim仿真 這裏輸入sha_i = {32’h8,4
2020-06-07 02:28:54
原创 ZYNQ7045 系統升級實現方法（multiboot）
1.實現原理框圖 系統分爲6個部分組成： fsbl：原始fsbl googen_image:由3塊組成分別爲fsbl、bit、u-boot update_image:由3塊組成分別爲fsbl、bit、u-boot kernel_
2020-06-07 02:28:54
原创 ZYNQ實現無DDR啓動實現
1.硬件環境搭建 使用版本vivado2018.2 在配置中，不使能DDR 生成bit，導入到sdk 2.SDK操作流程 在平臺環境中，修改ps7_init.c文件，將ddr相關文件註釋掉 生成bsp後，修改xparamete
2020-06-07 02:28:54
1
原创 88e1111的1000base-x to copper（GBIC）配置及使用
1.硬件平臺 該硬件平臺是採用88e1111，實現1000base-x to copper（GBIC），測試平臺爲一臺電腦通過bast-T連接到華爲交換機s5700-24tp-si，交換機出的base-x接口連接到88e1111的
2020-06-07 02:28:54
4
原创 vivado ila配合vio的高級使用方法
1.ila配置 首先選擇ila高級模式 2.配置vio 這個比較簡單，按照正常使用即可 3.測試使用 本設計是通過vio觸發ila採集，首先通過VIO輸出wr_ctr,控制rd_ctr,rd_ctr觸發ila，高觸發，這裏需
2020-06-07 02:28:43
3
原创 XDMA使用及AXI_SDMA配合測試
1.測試環境 FPGA採用V7系列，同樣可以更換爲K7系列，上位機採用X86架構芯片，測試環境爲ubuntu16.04 2.XDMA使用 XDMA IP比較簡單，可按照文檔設置，如果沒有時鐘和復位問題，基本都沒有問題 用戶中斷比
2020-06-07 02:28:43
8
原创 AXI Stream 轉AXI4 DMA IP設計
1.設計目的 axi stream接口無法直接通過axi4寫內存，在項目使用中，經常遇到stream接口，例如srio、圖像等，經過pcie傳輸，器件廠家雖然提供IP，但是使用不方便。 2.設計流程 2.1stream寫 str
2020-06-07 02:28:43
2
原创 petalinux掛載88e1512、88e1111及base-t、base-x轉換
1.框圖 版本：vivado2018.2 這時一個以太網交換模塊設計框圖，採用zynq實現，其中ps外接88e1512，pl外掛4路phy 88e1111實現，一個88e1111實現base-t、base-x的相互轉換，具體可參
2020-06-07 02:28:43