可測試性設計（Design for Testability, DFT）是一種集成電路設計技術，它將一些特殊結構在設計階段植入電路，以便設計完成後進行測試。
...................................................................................................................................................................................................
三種基本的測試：
1. 邊界掃描測試；boundary SCAN test。測試目標是IO-PAD，利用jtag接口互連以方便測試。（jtag接口，實現不同芯片之間的互連。這樣可以形成整個系統的可測試性設計。）2. 內建自測試BIST；（模擬IP的關鍵功能，可以開發BIST設計。一般情況，BIST造成系統複雜度大大增加。memory IP一般自帶BIST，簡稱MBIST）
3. 掃描測試（又叫ATPG）。與邊界掃描測試的區別，是內部移位寄存器實現的測試數據輸入輸出。測試目標是std-logic，即標準單元庫。（掃描測試和邊界掃描，不是一個概念。需要區別對待。內部的觸發器，全部要使用帶SCAN功能的觸發器類型。）
-----------------補充---------------
全速測試at-speed-test（其實是屬於掃描測試的一種。只不過測試時鐘來源頻率更快）
at-speed 就是實速測試， 主要用於scan測試－即AC測試，和mbist測試。這種測試手段的目的是－測試芯片在其工作頻率下是否能正常工作，實速即實際速度。測試時鐘往往是由芯片 內部的PLL產生很快的測試時鐘，用於實速測試。
參考：
http://blog.csdn.net/u011729865/article/details/52756474
http://www.eetop.cn/blog/html/52/n-50052.html