這裏有一個前提，即假定設計師已經根據設計的大概規模和信號要求確定了目標器件範圍和型號。對以下每一步都應在考慮單極信號前優先考慮差分對信號。
最先指配那些只能在特定引腳上工作的特殊信號，正常情況下是指串行I/O信號和全局時鐘信號。其次指配大型和/或高速信號總線，特別是那些要跨越多個庫或區域的信號。如果總線需要局部時鐘，那麼就要考慮具有更多局部時鐘引腳的庫或區域，並先指配局部時鐘。
如果針對FPGA器件採用了多種I/O標準，那麼設計師還必須先考慮將I/O信號映射到庫/區。這一步需要慎重考慮，因爲許多I/O標準和參考電壓是不兼容的。一些I/O標準要求在特殊引腳上輸入參考電壓，使得這些引腳不可再用於一般用途。將高速輸出和雙向信號分開指配在一定程度上可避免同時開關輸出噪聲(SSO)問題。
第三，採用第二步中相同的基本規則指配速度較慢和約束較少的總線，但不用太多考慮SSO等問題。第四，最後完成個別信號的指配。如果只剩下少量引腳，或在第一次反覆時用完了所有的引腳，可以考慮選用具有更多I/O數量的下一種器件，因爲根據市場情況肯定還會臨時增加某些功能，而且沒有哪個設計師願意在設計的最後階段再做一遍指配過程吧。
在以上每一步中，要建立含有正確信號分配和I/O標準的約束文件，以及含有I/O設計部分的HDL文件。然後再開始佈局和佈線，因爲按從最多約束信號到最少約束信號的順序可以更好地發現錯誤。