1.5 集成電路中的功率與能耗趨勢
文章目錄
1.5.1 功率與能耗：系統觀點
系統架構師關注性能、功率和能耗的三個關注事項：
1.一個處理器需要的最大功率是多少
若處理器需要的功率（電流）大於電源系統提供的功率（電流），導致電壓下降，元器件可能無法運行。
2.持續功耗是多少
熱設計功耗（TDP），決定冷卻需求（峯值功率高之1.5倍，低於實際平均功率），冷卻系統通常設計爲匹配或大於TDP。（我的理解應該是thermal溫控降頻恢復頻率的下限溫度點）
現代處理器兩項管理熱量：
- 當溫度達到節點溫度上限時，電路下降時鐘頻率，減小功率。
- 若上面不成功，啓用第二熱過載啓動裝置，降低芯片功率。
3.能耗與能耗效率
功率 = 能耗/時間（即：1瓦=1焦/秒）
能耗更適合度量對比處理器。
（比如運行同一任務，處理器A比B的平均功耗高20%，處理時間爲70%，能耗：1.2*0.7 = 0.84）
1.5.2 微處理器內部的能耗與功率
對於CMOS芯片來說，傳統的主要能耗是開關晶體管（大規模集成電路基本元器件），也稱 動態能耗（影響基底電流）
1.動態功耗基本公式
每個晶體管所需的能耗與該晶體管驅動的容性負載與電壓平方的乘積成正比。
能耗~動態~ ∝ 容性負載 * 電壓^2^
上面即一次0-1-0或1-0-1脈衝，一次開關的能耗如下：
能耗~動態~ ∝ 1/2 * 容性負載 * 電壓^2^
每個晶體管的功率就是一次開關的能耗乘以開關頻率
功率~動態~ ∝ 1/2 * 容性負載 * 電壓^2^ * 開關頻率（即：W/t）
一個固定任務，降低時鐘頻率可以降低功率，但不會降低能耗。
2.降功耗
- 降低芯片的電壓（
cx和mx） - 容性負載大小取決於晶體管數目和所有技術，這種技術決定了連線和晶體管的電容。
3.例題
- 可調電壓的微處理器，電壓下降15%可能導致頻率下降15%，這對動態能耗和動態功率有什麼影響？
由於電容不變，所以能耗變化就是電壓平方之比：
能耗new/能耗old = (電壓*0.85)^2 / 電壓^2 = 0.85^2 = 0.72
因此，能耗大約下降75%，對於功率需要參考頻率：
功率new/功率old = 0.72 * (開關頻率*0.85)^2 / 開關頻率 = 0.61
故，功率大約縮小爲61%
4.工藝改變，開關頻率導致功耗高
當一種製造工藝轉向另一種工藝時，晶體管開關次數和開關頻率的增高遠大於負載電容和電壓的下降，導致功率和能耗的總體上升。
- 第一代微處理器功率小於1瓦，
- 第一代32位微處理器（Intel 80286）消耗大約2瓦，
- 3.3GHz的Intel Core i7 消耗130瓦
如果不能降低電壓或提供每個芯片的功率，那就可能要減緩時鐘頻率的增長速度。（thermal機制）
5.提高能耗效率
分配功率、消散熱能和防止熱區變成難度日增的挑戰，功率是現在使用 晶體管的只要限制，過去的約束提現在 原料硅區域。
如今微處理器提供很多技術，試圖在時鐘頻率不變和電源電壓保持不變的情況下，提高能耗效率。
(1)以逸待勞
關閉非活動模塊的時鐘，節省能耗和動態功率（如浮點單元的clk）
(2)動態電壓頻率調整（DVFS）
提供能夠降低功率和能耗的工作時鐘頻率和工作電壓（高通芯片clock plan 文檔的頻率和電壓檔次）
(3)針對典型場景設計
低功率模式，睡眠模式（上層設定）
(4)超頻
Intel 2008年提供Turbo模式，芯片可以判斷在少數核心以較高時鐘頻率短時間運行是安全的，直到溫度開始上升爲止。
（跑分單線程下，頻率提高標配的10%）
6.靜態功率（泄露電流）
動態功率是CMOS中主要功率耗散源，但晶體管處於截止狀態也存在 泄露電流，即存在 靜態功率 ：
功率~靜態~ ∝ 電流~靜態~ * 電壓
也就是說，靜態功率與元器件數目成正比（直接影響基底電流），與晶體管大小成反比。
2011年泄露目標是總能耗的25%，高性能高達50%，部分原因是大型SRAM 緩存需要功率維持存儲。 停止泄露的唯一手段就是關閉部分芯片的電源。
7.現代功耗評價指標
現今的主要評價指標是 每焦耳完成的任務數或者每瓦特實現的性能，不再是每平方毫米的硅所實現的性能。
Wu_Being博客聲明：本人博客歡迎轉載，請標明博客原文和原鏈接！謝謝！
《集成電路的功率和能耗》：
https://blog.csdn.net/u014134180/article/details/84206674