門電路及上下拉電阻學習筆記
對數字電路中的一些常用概念，門電路，ttl，cmos，oc, od；三態，上拉下拉電阻，拉電流、灌電流一直以來感到confused。這些概念雖然基本，但是真正要透徹的理解可能還是需要一個過程。今天先在這裏做個小結。只對目前的認識做個筆記。
1． 門電路：
常用的是TTL 門和CMOS門。前者是以雙極型晶體管爲基礎的雙極型集成電路，後者是以場效應晶體管爲基礎的集成電路，兩者性能上比較起來主要有以下不同：
（１） ＴＴＬ門電路是電流控制器件，ＣＭＯＳ電路是電壓控制器件。由輸出特性便可看出：晶體管輸出特性：ｉＣ＝ｆ(vCE)｜iＢ＝常數，輸入控制端爲iＢ，場效應管輸出特性：ｉＤ＝f(v DS)｜v GS=常數，輸入控制端爲v GS
（２） TTL門電路輸入端電流大（uA），ｉＢ＝f(v BE)，功耗大（十幾mW）。而CMOS門電路輸入電阻高達１０７歐姆，因此輸入電流很小，約爲０。功耗低，靜態時爲0.001到0.01ｍW。但CMOS電路本身功耗跟輸入信號頻率有關，頻率越高，功耗越大。
（３） TTL電路的速度快，傳輸延遲時間短（5-10ns），CMOS電路速度慢，傳輸延遲時間長(25-50ns) .
（４） 邏輯電平不一樣，TTL高電平最小爲2.4V，低電平最大爲0.8V.而CMOS外接電源電壓爲VCC時，輸出高電平近似VCC，低電平近似0.閾值電壓爲１／２VCC。CMOS電平的噪聲容限大。抗干擾能力強。
（５） 扇出係數：TTL：5-12；CMOS：>50.
（６） 電源電壓：TTL ：5；CMOS：3-15。
CMOS器件的正確使用：
（１） 輸入電路加靜電防護或嵌位電路（TVS）管，避免瞬間電壓過大造成損壞。尤其適用於芯片電源輸入端。
（２） 不使用的輸出端不能懸空，因爲其對干擾信號捕捉能力強，易受干擾。
（３） 輸入端加過流保護，接低內阻信號源時，要在輸入端和信號源間加限流電阻，使輸入電流在1mA內
（４） 當系統由幾個電源供電時，啓動時先接通CMOS 電路電源，再接入信號源或負載電路；關閉時正好相反。
集電極開路OC門和漏極開路OD門：
爲TTL和CMOS的開路門電路，特點主要有以下方面：
（１） 把原來集電極（漏極）上的低阻抗輸出管去掉，不加上拉電阻時爲高組態，輸入變化不能驅動輸出改變。只有加上上拉電阻，輸出端纔可實現0,1兩種狀態。並通過設定外加上拉電阻（限流）的值來減小灌電流，進而實現輸出端直接連接，並聯使用。一般的TTL門輸出端不能直接連接，否則這些門的輸出管之間由於低阻抗而形成很大的灌電流，燒壞器件。
（２） 用作電平轉換，用作驅動器。輸出電壓的值爲外接上拉電阻的電源在上拉電阻和負載電阻之間進行分壓後負載電阻上的電壓值。與輸入電壓大小無關。上拉電阻的選取考慮兩方面：降低芯片功耗及灌電流要使上拉電阻足夠大，增強驅動能力，確保驅動電流要使上拉電阻足夠小。綜合考慮選取。
三態門 ST：
三態門是在普通門電路的基礎上增加了控制端，使輸出多了一個高阻狀態。有三態TTL門也有三態CMOS門。但它跟普通的門一樣仍然是推拉式的低阻輸出。使用時不需外加上拉電阻，開關速度比OC門快。用於多個門輸出共享數據總線，使能信號中只允許一個爲有效電平。常用三態門做輸出緩衝器。
其他門電路（不常用，未仔細研究，用到時再說吧）：
OE 門：發射極開路，使用時接下拉電阻。
ECL門：發射極耦合邏輯門。晶體管工作在放大和截至狀態。差分輸入輸出。高電平-0.8，低電平-1.6。電源電壓：-5.2。
上拉和下拉電阻的使用小結：
1． 輸入端接上拉或下拉電阻，防止輸入端懸空，可使輸入端在常態下有確定的狀態，防干擾或誤操作
2． 輸出端接上拉電阻，增大拉電流，提高驅動能力。
3． 輸出端加上拉提高輸出電平，提高噪聲容限增強抗干擾能力
4． 長線傳輸中加上下拉電阻，使阻抗匹配。
5． 用於不同電平間的轉換
選取原則：
1． 考慮功耗和芯片灌電流能力，選取值要足夠大
2． 確保驅動電流，選取值要足夠小。
3． 高低電平設定
4． 頻率特性：高頻時，電阻越大會增加充放電時間，使波形邊沿變緩。