Vivado入門與提高（1~41）-高亞軍
這個教程應該是目前入門Vivado比較友好的入門教程了，所以本人花費了很長時間去收集視頻和資料。如果對大家有用請多多支持，謝謝！
本課程詳細介紹了Xilinx新一代開發平臺Vivado的使用方法，分爲兩大部分：入門篇和提高篇；涵蓋四大主題：設計流程，時序約束（XDC），設計分析和Tcl腳本的使用；附帶多個工程Demo。把Vivado “IP Centric”的設計理念貫穿其中，通過Demo顯示了Vivado的強大功能和與ISE的不同之處。
資源截圖（前幾節的資源）：
所有視頻截圖：
第一節、第二節及第三節視頻的資源及全部的原版視頻資源請在
公衆號：
OpenFPGA
後臺回覆：
Vivado入門與提高
所有視頻的鏈接如下（鏈接失效請留言）：
鏈接: https://pan.baidu.com/s/1TxpfD_peM_6CSqgcRprqfQ
提取碼: b7et
第41講 Tcl在Vivado中的應用（7）：非工程模式下的設計流程管理
第40講 Tcl在Vivado中的應用（6）：工程模式下的設計流程管理
第39講 Tcl在Vivado中的應用（5）：使用Xilinx Tcl Store
第38講 Tcl在Vivado中的應用（4）：嵌入自定義Tcl命令
第37講 Tcl在Vivado中的應用（3）：使用Hook Script
第36講 Tcl在Vivado中的應用（2）：定製報告
第35講 Tcl在Vivado中的應用（1）：編輯網表
第34講 利用Vivado IP Integrator進行設計開發
第33講 功耗估計和優化
第32講 UltraFast設計方法學（11）：時序收斂之10個時序收斂技巧
第31講 UltraFast設計方法學（10）：時序收斂之時序約束基本準則
第30講 UltraFast設計方法學（9）：理解實現策略
第29講 UltraFast設計方法學（8）：在Vivado中使用設計規則檢查
第28講 UltraFast設計方法學（7）：如何管理IP約束
第27講 UltraFast設計方法學（6）：定義時鐘分組
第26講 UltraFast設計方法學（5）：時序約束
第25講 UltraFast設計方法學（4）：RTL代碼風格（2）
第24講 UltraFast設計方法學（3）：RTL代碼風格（1）
第23講 UltraFast設計方法學（2）：時鐘
第22講 UltraFast設計方法學（1）：初識UltraFast
第21講 綜合後的設計分析（2）：時序分析
第20講 綜合後的設計分析（1）：資源與扇出分析
第19講 約束的優先級
第18講 設置僞路徑
第17講 設置多週期路徑約束
第16講 虛擬時鐘
第15講 設置輸出延時約束
第14講 設置輸入延時約束
第13講 創建基本時鐘週期約束
第12講 時序分析中的基本概念和術語
第11講 與Vivado設計流程相關的一些技巧
第10講 輸入/輸出和時鐘規劃
第9講 編程與調試
第8講 Vivado裏最常用的5個Tcl命令
第7講 增量實現
第6講 實現
第5講 綜合的基本設置和綜合屬性
第4講 基於ModelSim的邏輯仿真（DEMO工程文件與第三講一致！）
第3講 基於XSim的邏輯仿真
第2講 用三個DEMO講解如何在設計中使用IP
第1講 Vivado設計流程及使用模式