文章目錄
不定項選擇
1、下面關於PLL電路表述中正確的是：
A、PLL術語模擬電路，無法用全數字電路實現
B、PLL相對於參考時鐘，可以輸出分頻、倍頻、分數頻的時鐘
C、PLL輸入的參考時鐘jitter,在PLL輸出是會變大，也有可能變小
D、PLL的jitter值等於同步數字電路中clock uncertainty的設定值
BC
解析：PLL屬於模擬電路，又屬於數字電路。
D選項中的clock uncertainty，既包含了jitter又包含了skew
2、
3、
最高項4，代表了寄存器個數，我們從上面的解答可以看出m序列並沒有A選項的內容
C選項，按照時鐘節拍，我們也確實沒有找到寄存器出現全0的情況。D選項，n個寄存器能夠產生不重複序列，最多2^n -1；
4、
A選項無需等待DUT的輸入輸出信號變化。
Bsystem verilog就是具備了面向對象的特點
C，UVM是一個標準有專門的一個組織來維護。
所以D也錯了，UVM不是一種語言，是一種方法學。
5、
這個就不講解了，很簡單。
6、
A，寄存器和工藝都是固定的
所以與時鐘相關的是CDE
7、
下來去搞懂CMOS、PMOS
8、
9、
帶通帶阻濾波器
10、
11、
注意、選項E不對，主要是用於跨時鐘域下，而不是單一時鐘域下，比如說異步FIFO裏面，用格雷碼提高可靠性。
12、
13、
高中物理，不解釋
其中&~代表 按位 進行與運算，再取非
