推薦一款好用的IC設計中生成register model的工具

無意中發現一個開源的工具,使用systemRDL文件作爲輸入,可以生成寄存器相關的RTL module,UVM中使用的regmodel,C和verilog的頭文件(包含寄存器某個字段的偏移以及mask bits),以及html的文檔。資源如下:

https://github.com/zhajio1988/Open_RegModel

生成的html文檔示例如下:

https://systemrdl.github.io/RALBot-html

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章