無意中發現一個開源的工具,使用systemRDL文件作爲輸入,可以生成寄存器相關的RTL module,UVM中使用的regmodel,C和verilog的頭文件(包含寄存器某個字段的偏移以及mask bits),以及html的文檔。資源如下:
https://github.com/zhajio1988/Open_RegModel
生成的html文檔示例如下:
無意中發現一個開源的工具,使用systemRDL文件作爲輸入,可以生成寄存器相關的RTL module,UVM中使用的regmodel,C和verilog的頭文件(包含寄存器某個字段的偏移以及mask bits),以及html的文檔。資源如下:
https://github.com/zhajio1988/Open_RegModel
生成的html文檔示例如下:
class MetaCls(type): def __new__(cls, *args, **kwargs): print("in MetaCls") # return super(Meta