原创 git pre-commit 鉤子禁止commit大文件
進入項目的hooks文件夾（.git/hooks） 應該看到已經存在的文件列表。 創建一個要使用的確切提交類型的新文件（例如：“ commit-msg”，“ pre-rebase”，“ pre-commit”等）。不要有擴展名。 打開新文
2020-02-24 03:45:18
8
原创 SystemVerilog Assertion支持動態delay或者repeat
package sva_delay_repeat_range_pkg; // int d1, d2; // bit a, b, c=1'b1; // sequence q_s; a ##1 c; endseq
2020-02-24 03:45:18
48
原创 gitlab CI Pipeline Schedule cron
可以使用下面的網站生成cron表達式，親測gitlab cron適用。 https://crontab.guru/ 每月1號，下午2點15 15 14 1 * * 週一到週五，每天的晚上10點整 0 22 * * 1-5 在每
2020-02-24 03:45:18
26
原创 控制SystemVerilog Assertion的關閉打開
module my_control (); initial begin : disable_assertions_during_reset $display ("%0t %m Disabling assertions dur
2020-02-24 03:45:18
18
原创 Python 酷炫的Yaspin模塊
yaspin: Yet Another Terminal Spinner for Python Yaspin提供功能齊全的終端spinner，以顯示長時間掛起操作期間的進度。 https://github.com/pavdmyt/yasp
2020-02-24 03:45:18
5
原创 SystemVerilog：如何處理UVM中的reset（第2部分）
原文鏈接：http://cfs-vision.com/2017/06/14/systemverilog-how-to-handle-reset-in-uvm-part-2/ 前一段時間，我寫了一
2019-10-26 07:03:57
28
原创 推薦一款好用的IC設計中生成register model的工具
無意中發現一個開源的工具，使用systemRDL文件作爲輸入，可以生成寄存器相關的RTL module，UVM中使用的regmodel，C和verilog的頭文件(包含寄存器某個字段的偏移以及mask bits)，以及html的文檔。資源
2019-10-26 07:03:57
9
原创 python3使用 cython 加密python項目源碼
在項目文件夾下，新建setup.py文件，如下： import os import re from distutils.core import Extension, setup from Cython.Build import cyt
2019-08-29 10:07:17
13
原创 在Pypi上發佈自己的Python項目
首先需要註冊Pypi賬號 在項目根目錄下，新建setup.py文件，填寫必要信息。然後執行python3 setup.py check python3 setup.py sdist python3 setup.py install
2019-08-29 10:07:17
1
原创 CentOS6.5安裝Emacs後無法啓動，libotf.so.0問題的解決
運行環境CentOS 6.5 安裝該版本後發現無法打開Emacs，使用yum -qa指令發現系統中已經安裝了程序，然後在終端中輸入emacs後還是不能打開，出現了下面的提示： emacs: error while load
2019-05-07 13:13:41
10
原创 一場說走就走的旅行
近日春暖花開，十里春風，這麼好的天氣怎麼能不出去走走。加上公司正值動盪之際，人心忐忑，同事們紛紛請假，有的在家修整，有的出去散心，每天一到公司放眼望去沒幾個人，在這個時候，我也決定出走。 出行的第一站就是平遙，因爲平遙離北京近，而且有
2019-04-10 05:31:15
2
原创 有關Verdi編譯和FSDB存儲的常見問題解答
Q1。存儲信號後，我可以看到除庫單元格外的所有信號的值。爲什麼NF顯示庫單元格中的信號？ A.在運行VCS編譯之前，檢查是否設置了NOVAS_FSDB_SKIP_CELL_INSTANCE環境變量。如果是這種情況，則在此環境變量上
2019-04-04 05:34:05
223
原创 推薦一款好用的跑仿真的開源python腳本
YASA YASA - Yet Another Simulation Architecture YASA是一款跑IC軟件仿真的開源框架。它支持synopsys vcs和cadence irun。支持synopsys 2-step或者3
2019-04-02 05:28:34
21
原创 Synopsys VCS 編譯時，啓用debug選項
如果你在使用VCS就行仿真工作的時候，對vcs命令提供的一大堆選項，感到困惑，一籌莫展的時候，請看看這篇短短的博客吧！ 別擔心，記不住，就用vcs -help命令啊，或者查看VCS MX UG啊。 但是今天我要講的困惑我很久的debu
2019-03-28 05:44:08
805
原创 vim 支持日語顯示
set encoding=utf-8 set fileencodings=iso-2022-jp,euc-jp,sjis,utf-8 set fileformats=unix,dos 將上述設置添加到.vimrc中即可。
2019-02-01 18:15:10