MSP430F5529 上手小例程4
*將ACLK和SMCLK配置爲REFCLK、VLOCLK
*datasheet的打開方式
查閱資料得知:
3個時鐘源:
REFO: 32.768KHZ
VLO: 10KHZ
XT2: 4MHZ
LFXT1: 32.768KHZ
DCO: 通過FLL設置,經1、2、4、8、16、32分頻可得到DCOCLKDIV
XT1和XT2必須進行PXSEL配置,否則無效。
系統穩定後,DCOCLK默認2.097152MHZ,FLL默認二分頻,則MCLK和SMCLK的頻率爲1.048576MHZ
3個時鐘信號:
ACLK:開機默認XT1,低頻切換REFO,其他DCO
MCLK:開機默認DCOCLKDIV
SMCLK:開機默認DCOCLKDIV
不知道是不是大家也和我一樣,在剛開始的時候對datasheet並不感冒,但用到了就發現還是有很大用處滴。
就是從上面的數據表中我們找到了設置PxDIR和PxSEL的值,來選擇第二功能。
代碼很簡單,如下1
#include <msp430.h>
/**
* main.c
*/
int main(void)
{
WDTCTL = WDTPW | WDTHOLD; // stop watchdog timer
P1DIR |= BIT0; //設置爲輸出
P1SEL |= BIT0; //ACLK輸出端,用來測量頻率
P2DIR |= BIT2;
P2SEL |= BIT2; //SMCLK
P7DIR |= BIT7;
P7SEL |= BIT7; //MCLK
UCSCTL4 = UCSCTL4&(~(SELS_7|SELM_7)) | SELS_2 | SELA_1;
//USCTL4&(~(SELS_7|SELM_7))表示將SELS和SELM清零
while(1);
return 0;
}
上圖
33.086KHZ,很接近REFO=32.768KHZ
9.4013KHZ,也很接近VLO=10KHZ
代碼來自:https://download.csdn.net/download/berrynard/11426569
博主是個搬運工並實踐了一下??? ↩︎ ↩︎