(1)打開原理圖某一工程頁
(2)按Ctrl鍵依次選中需要建Room的元件,右擊,選擇Edit Properties 在Filter by 下拉菜單中選擇Cadence-Allegro,如圖
單擊Room框,該列以黑色顯示,表示全選
右擊,出現Edit Property Values窗口,如下
填入Room名稱,OK
(3)在Filter by 下拉菜單中選擇Current properties,確認Room屬性已經添加
(4)單擊Apply,保存工程
(5)選中.dsn工程,Tool/Create Netlist,重新生成網表
(6)在PCB Editor中導入網表,File/Import/Logic
(7)選擇Setup/Outlines/Room Outline,各項設置如下
(8)在Allegro工作區中繪製Room
(9)選擇Quick place,place by room,選需要的room, 單擊place,OK,完成放置,room擺放完成。