名称解释：
线框与电流的关系
主要看电流，防止铜线熔断
参考：美国线材规格
标注：
总结：
信号线一般用10mil
电源线要计算，嫌麻烦的话，3.3V尽量大于15mil,5V尽量大于20mil，220V大于100mil。整流二极管下面不能走线。
重点内容（经验结合我的个人 ）
基本设计准则如下：
1.抗干扰设计原则：
（1）.电源线设计：
选择合适的电源；
尽量加宽电源线；
电源线、底线走向不能出现90度直角。
使用抗干扰元器件（磁珠、电源滤波器、屏蔽罩等）
电源入口添加去耦电容（220uf）、滤波电容（104）
** (2).地线设计**
双地要分开（模拟地和数字地） 要 用磁珠连接
高频电路多点接地
低频电路单点接地
高频电路要与低频电路分开
地线铺铜
将敏感电路连接稳定的接地参考源（靠边和不能多个敏感电路紧贴相互影响）
尽量减少地线环路面积
（3).元器件配置
信号线不能过长
晶振、时钟电路 一要靠近MCU与CPU，二要远离其他低频元器件
要一个功能电路进行分区布局，便于检修
考虑PCB的空间结构分布，发热元器件的散热问题
缩短高频元件之间的引线
（4）.去耦电容的配置
每十个集成电路要加一个充放电电容（220uf）,保证输入电压的稳定性
集成芯片（MCU、flash等）输入电源端要加电容（104）
对抗噪声能力弱的、关断是电源变化大的元器件要加高频去耦电容
电容之间不能共用过孔
去耦电容不能离集成芯片的电源输入的太远
（5）.降低噪声和电磁干扰的原则
折线尽量采用45度
用串联电阻的方法来降低电路信号边沿的跳变速频
石英晶振 外壳接地
闲置的不用的门电路不用悬空
时钟线垂直IO线是干扰最小
IO口尽量设置在边沿
任何信号不要形成回路
对高频板，电容的分布电感不能忽略，电感的分布电容不能忽略
通常用的功率线、交流电信尽量布置在信号线的不同面上，或者远离
时钟线周围的电动势尽量为零
（6）.其他设计原则
CMOS的没使用引脚要通过电阻接地或接电源
用RC 电路来吸收续电器灯元器件放电电流
总线上加10K的上拉或下拉电阻，有助抗干扰
元器件不用的管脚加10K电阻电源
总结尽量短，保证一样长
两层布线尽量垂直（顶层以横线为主，底层以竖线为主）
发热元器件要避开敏感元件
2.热设计原则：
发热元器件的间隔要尽量大点。
3.抗振设计原则：
焊接技术好就行了，只要摔不坏就行了。
4.可测试型设计原则：
满足正常工作的条件（电容、电阻与集成芯片的工作电压、耐压、温度等）总体功率。
设置测试点。
定位孔。