設計計數器時，位寬不要太大，否則容易在高時鐘頻率下出現時序問題。高位寬應該分爲若干個低位寬
打開modulesim，關閉命令是quit -sim；第一步以窗口的方式建立工程，後面使用腳本的方式建立工程。 1.1 打開modulesim後手動鼠標右鍵add to project->Existing-File,添加設計
// 避免鎖存器， always @(cnt_7) case(cnt_7) 3'd0:begin o_data <= 3'd7; //當c
轉自https://blog.csdn.net/times_poem/article/details/51351997 目前主流的FPGA仍是基於查找表技術的，已經遠遠超出了先前版本的基本性能，並且整合了常用功能（如RAM、時鐘
資料來源：http://wenku.baidu.com/link?url=QoNSMH7pejiuGqV22sKLVTr2zdHxORcr0R3RnOlNuK17164pHfnBtleayAFQn72Ge2wNUPteF8mcqoG
