一、VHDL、Verilog、C語言區別
VHDL:硬件描述語言，美軍開發，相對難、不直觀，需要專業培訓，歐洲發展較好。
Verilog:硬件描述語言，設計羣體廣泛，資源成熟，中國多采用。並行處理運行。
C：軟件語言，經過C的單片機程序需取碼、譯碼、執行，是串行的。
二、基礎知識
2.1 Verilog的邏輯值
邏輯0：表示低電平，GND。
邏輯1：表示高電平，VCC。
邏輯X：表示未知，可高可低。
邏輯Z：表示高阻態，外部無激勵信號是一個懸空狀態。
2.2 Verilog的標識符
的標識符可以是任意一組字母、數字、$和_(下劃線)符號的組合，但標識符的第一個字符必須是字母或者下劃線。另外，標識符是區分大小寫的。
規範建議
以下是一些書寫規範的要求：
1、用有意義的有效的名字如sum、cpu_addr等
2、用下劃線區分詞語組合，如cpu_addr
3、採用一些前綴或後綴，比如：時鐘採用clk前綴：clk_50m，clk_cpu；低電平採用_n後綴：enable_n；
4、統一縮寫，如全局復位信號rst
5、同一信號在不同層次保持一致性，如同一時鐘信號必須在各模塊保持一致
6、自定義的標識符不能與保留字（關鍵詞）同名
7、參數統一採用大寫，如定義參數使用SIZE
2.3 Verilog的數字進制格式
1.二進制：4’b0101
2.十進制：4’d2
3.十六進制：4’ha
2.4 Verilog的數據類型
1.寄存器類型。例：reg、integer、real
2.線網類型。例：wire、tri
3.參數類型。例：parameter
2.5 Verilog的運算符
1.算數運算符。例：+、-、/、*、%
2.關係運算符。例：>、<、>=、<=、==、!=
3.邏輯運算符。例：！、%%、||
4.條件運算符。例：a？b：c
5.位運算符。例：~、&、|、^
6.移位運算符。例：<<、>>
7.拼接運算符。例：{a,b}
8.運算符的優先級。
三、常用關鍵字
四、高級知識點
4.1阻塞賦值：=；非阻塞賦值：<=
4.2.assign和always區別
1.assign：使用時不能帶時鐘。
2.always：可以帶也可以不帶時鐘。