reference:https://blog.csdn.net/edadoc2013/article/details/51581565
展開
前面的文章有分別介紹過T型拓撲及Fly_by拓撲結構,這兩種拓撲結構應用最多的應該是在DDR3裏面，說到這裏，小編又想開始聊聊DDR3的設計了，我想很多人都比較有興趣。因爲DDR3的設計還是比較複雜，而且應用也比較廣泛，如下圖是常見的T型及Fly_by型的拓撲應用。
通常來講，談到DDR3的拓撲結構（這裏主要是針對時鐘或地址控制信號），大家馬上就會想到T型或者Fly_by結構,但什麼時候使用T型或者Fly_by型呢？答案是：it depends!(如果大家有經常參加老外的培訓，這應該是個用得最多的回答了，可見老外也是比較狡猾的)。這個問題確實是沒法確切回答的，因爲要看情況，小編在此也來試着把這個問題回答得更具體點。
首先，從顆粒數目的情況來考慮。一般在4個或者4個以下的拓撲，使用T型或者Fly_by型都沒有太大問題，主要看個人喜好了，如果板子佈線空間足夠的話，還是建議使用T型拓撲，信號質量也不賴，後期調試也較簡單；如果顆粒數目超過4個，那麼果斷使用Fly_by拓撲，不要問我爲什麼，等你去繞等長的時候你就知道爲什麼要用Fly_by拓撲了。
其次，從佈線空間來考慮。板內佈線空間較充裕，有足夠的空間繞等長，可以使用T型拓撲，如果板內佈線空間較緊張，沒有足夠空間繞等長，那麼還是使用Fly_by拓撲。
再次，從信號速率來考慮。一般T型拓撲頻率超過1GHz信號質量就會出現大幅的下降，所以此時應考慮使用fly_by拓撲結構。
當然，使用何種拓撲並不是單一情況的考慮，而是綜合的一個考慮，就像前面說到的需要綜合考慮顆粒數目、板內佈線空間、信號速率以及個人喜好（或者對各拓撲的熟悉程度）等。
下面來簡單總結下T型拓撲和Fly_by拓撲的優缺點以及使用注意事項
T型拓撲結構的特點是主控到每個顆粒的長度基本一致，也就是說每個顆粒的信號質量都差不多；缺點就是繞等長時需要更多的佈線空間，所以不適合較多顆粒數目的情況，其次是需要同等地位的分支完全對稱（包括長度及阻抗等），如果不對稱那麼信號質量的影響比較大。所以我們在使用T型拓撲的時候應該注意預留足夠的空間來繞線，另外還需要注意同一個節點分出去的分支（也就是前面說的同等地位的分支）必須對稱。
這個在前面的T型拓撲裏面已經有仿真結果了，具體見http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=889，在此就不在贅述。
Fly_by拓撲結構的優點是佈線相對簡單，其中數據組不需要和時鐘信號繞等長，這樣就可以節省較多的佈線空間，同時也可以支持更高的信號速率；缺點就是信號到達每片顆粒的時間不一致，帶來了一定的skew，這個skew需要一定的技術來彌補。同時在前面的文章中也有提到過，對Fly_by拓撲影響最大的是主幹到顆粒的那段Stub線，所以必須嚴格控制stub的長度（時鐘信號100mil左右，地址、控制等信號150mil左右），這個長度當然是越短越好。至於顆粒間的長度到底影響有多大，前面的文章提問也問到過，請看下面的不同位置及長度對比下的信號眼圖。
可見顆粒與顆粒間的長度影響也不及stub的影響大，但太長了對信號還是有一定的影響，所以根據板內空間及信號質量的綜合考慮，我們建議顆粒與顆粒的長度控制在1inch內較好。
另外不管是T型拓撲還是Fly_by拓撲，還需要考慮合理的端接，常用的端接方式是T型拓撲在第一個分支節點處上拉50歐姆或其他端接電阻到Vtt，而Fly_by則是在最後一個顆粒處上拉50歐姆或其他端接電阻到Vtt；除了端接電阻，其實當顆粒數目較多時，都可以將兩種拓撲的主幹線路阻抗降低到40歐姆左右，這樣有利於提升信號的質量（前期文章也有講到過，不再贅述）。