數電5_2——脈衝觸發的觸發器

爲了避免空翻現象，提高觸發器工作的可靠性，希望在每個CLK期間輸出端的狀態只改變一次，則在電平觸發的觸發器的基礎上設計出脈衝觸發的觸發器

1. 電路結構與工作原理

脈衝觸發的SR觸發器(主從SR觸發器)(Master-Slave SR Flip-Flop)，脈衝觸發的SR觸發器是由兩個同樣的電平觸發SR觸發器組成。

1.1 電路結構

由G 5 ～G 8 構成主觸發器，由G 1 ～G 4 構成從
觸發器，它們通過時鐘連在一起，$CLK_{ 從 }＝CLK'$，其圖形符號如圖5.4.2所示

1.2 工作原理

• 在$CLK＝1$時，主觸發器按S、R變化，而從觸發器保持狀態不變
• 在$CLK$由1變成0（下降沿），主觸發器保持，從觸發器隨主觸發器的狀態翻轉，故在CLK的一個週期內，觸發器的輸出狀態只可能改變一次
• 主從SR觸發器的特性表如表所示
  

1.3 總結

主從觸發器就看下降沿時候的SR的變換決定輸出！
主從RS觸發器克服了同步RS觸發器在$CLK＝1$期間多次翻轉的問題，但在$CLK＝1$期間，主觸發器的輸出仍會隨輸入的變化而變化，且仍存在不定態，輸入信號仍遵守$SR＝0$.

2. 主從JK觸發器

爲了使主從SR觸發器在S＝R＝1時也有確定的狀態，則將輸出端 Q和 Q '反饋到輸入端【注意Q接到了K，Q’接到了J】，這種觸發器稱爲JK觸發器（簡稱JK觸發器）。
實際上這對反饋線通常在製造集成電路內部已接好

2.1 電路圖

2.2 工作原理

• 對於$JK=0$的情況，依舊是10置1，01置0，00保持

1. 當$Q=1，Q'=0$時,J被封鎖，S被永遠置0，當K=1時，Q被置0，當K=0時，Q保持1
2. 當$Q=0，Q'=1$時,J被封鎖，R被永遠置0，當J=1時，Q被置1，當J=0時，Q保持0

• 對於$JK=1$時，分情況討論：

3. 當$Q=1,Q'=0$時，相當於$S=0,R=1$,置零Q*=0
4. 當$Q=0,Q'=1$時，相當於$S=1,R=0$,置零Q*=1
   相當於對輸出進行取反

2.3 特性表

2.4 小結

脈衝觸發的動作特點

1. 分兩步動作：第一步在CLK＝1時，主觸發器受輸入信號控制，從觸發器保持原態；第二步在CLK ‘到達後，從觸發器按主觸發器狀態翻轉，故觸發器輸出狀態只能改變一次
2. 主從JK觸發器在CLK＝1期間，主觸發器只可能翻轉一次，因爲受到反饋回來的輸出端的影響，故在CLK＝1期間若輸入發生變化時，要找出CLK’來到前的Q 狀態，決定Q*
   Q=0時，只允許J=1的信號進入主觸發器
   Q=1時，只允許K=1的信號進入主觸發器
   【所以考慮主觸發器的情況要看當前的Q】
   下面用一道例題說明

例題

已知主從JK觸發器的輸入及時鐘波形如圖所示，試畫
出輸出端Q和Q’波形

• 第一個下降沿到達之前，輸出端Q=0，K被鎖定，J開始爲0保持不變，後來J變爲1，使主觸發器的Q=1，所以下降沿到來時，從觸發器Q=1
• 第二個下降沿到達之前，Q=1,J端被鎖定，因爲中途K=1，01置0，主觸發器Q=0，後來00保持，所以下降沿到來時主觸發器Q=0，所以從觸發器Q置零
• 第三個下降沿到來前，Q=0，K端被鎖定，先J=1，主觸發器Q置1，後來J=0，主觸發器Q保持1，所以下降沿到來時，從觸發器的Q被置1
• 第四個的時候都爲0，00保持不變

上述分析中，在第三個時鐘週期，主從JK觸發器的Q的變化並不是取決於電路下降沿到來時刻的輸入，這樣的問題稱之爲一次變化問題（就是一個時鐘週期，主觸發器的狀態只能改變一次