在現代計算機中,存儲器處於全機中心地位,其原因是:
(1) 當前計算機正在執行的程序和數據(除了暫存於CPU寄存器的)均存放在存儲器中。CPU直接從存儲器取指令或存取數據。
(2) 計算機系統中輸入輸出設備數量增多，數據傳送速度加快，因此採用了直接存儲器存取(DMA)技術和I/O通道技術，在存儲器與輸入輸出系統之間直接傳送數據。
(3) 共享存儲器的多處理機的出現，利用存儲器存放共享數據，並實現處理機之間的通信，更加強了存儲器作爲全機中心的地位。
由於中央處理器都是由高速器件組成，不少指令的執行速度基本上取決於主存儲器的速度。所以，計算機解題能力的提高、應用範圍的日益廣泛和系統軟件的日益豐富，無一不與主存儲器的技術發展密切相關。
一、存儲器概述
存儲器是一個記憶裝置，用來存放程序和數據。它是計算機五大功能部件中的重要部件，是計算機能夠實現“存儲程序控制”的基礎。
通常，將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或者軟件和硬件相結合的方法連接起來就組成了存儲系統。
（一）幾個基本概念
1、存儲器：是計算機系統中的記憶設備，用來存放程序和數據。
2、存儲元：存儲器的最小組成單位，用以存儲1位二進制代碼。
3、存儲單元：是CPU訪問存儲器基本單位，由若干個具有相同操作屬性的存儲元組成。
4、單元地址：在存儲器中用以表識存儲單元的唯一編號，CPU通過該編號訪問相應的存儲單元。
5、字存儲單元：存放一個字的存儲單元，相應的單元地址叫字地址。
6、字節存儲單元：存放一個字節的存儲單元，相應的單元地址叫字節地址
7、按字尋址計算機：可編址的最小單位是字存儲單元的計算機。
8、按字節尋址計算機：可編址的最小單位是字節的計算機。
9、存儲體：存儲單元的集合，是存放二進制信息的地方
存儲器各個概念之間的關係
（二）存儲器功能
(1)存取方式:隨機存儲器與存取時間和存儲單元的物理位置無關。
(2)存儲介質:目前主要採用半導體器件和磁性材料。
(3) 系統中的作用一 -可分爲外部存儲器、內部存儲器;又可分爲主存儲器、高速緩衝存儲器、控制存儲器、輔助存儲器。
(4) 信息易失性:斷電後信息消失的存儲器,稱爲易失性存儲器。
（三）主存儲器概述：
CPU通過使用AR (地址寄存器)、DR (數據寄存器)和總線與主存進行數據傳送。爲了從存儲器中取一個信息字，CPU必須指定存儲器字地址並進行“讀’操作。
CPU需要把信息率的地址送到AR，經地址總線送往主存儲器、同時，CPU應用控制線(read) 發一個“讀”請求。此後，CPU等待從主存儲器發來的回答信號通知CPU“讀”操作完成。
主存儲器通過ready線做出回答，若ready信 號爲“1”，說明存儲器的內容已經讀出，並放在數據總線上，送人DR，這時“取”數操作完成。
爲了"存”一個字到主存，CPU先將信息在主存中的地址經AR送地址總線，並將信息字送DR、同時發出“寫”命令，CPU等待寫操作完成信號;
主存儲器從數據總線接收到信息字並按地址總線指定的地址存儲，然後經ready控制線發回存儲器操作完成信號、這時“存”數操作完成。
（四）主存和高速緩存之間的關係：
在CPU和主存之間插入的由高速電子器件組成的容量不大，但速度很高的存儲器作爲緩衝區
爲解決CPU和主存之間的速度差距，提高整機的運算速度
存取速度最快，容量小，存儲控制和，管理由硬件實現
緩存----主存層次和主存----輔存層次
（五）存儲器分類
構成存儲器的存儲介質，目前主要採用的是半導體器件和磁性材料。存儲器中最小的存儲單位，我們成爲是存儲位元，即存放一位二進制代碼。由若干個存儲位元可以組成一個存儲單元。由許多存儲單元就可以組成一個存儲器。
1. 按存儲介質分
-
半導體存儲器：用半導體器件組成的存儲器。
-
磁表面存儲器：用磁性材料做成的存儲器。
-
磁表面存儲器:在金屬或者塑料基體上，塗覆一層磁性材料。常見的有磁盤、磁帶等。多做輔助存儲器。
-
光存儲器:採用激光技術控制訪問的存儲器，存儲容量大，多做輔助存儲器。
2. 按存儲方式分
-
隨機存儲器：任何存儲單元的內容都能被隨機存取，且存取時間和存儲單元的物理位置無關。半導體存儲器都是隨機存儲器。
-
順序存儲器：只能按某種順序來存取，存取時間和存儲單元的物理位置有關。
3. 按存儲器的讀寫功能分
-
只讀存儲器(ROM)：存儲的內容是固定不變的，只能讀出而不能寫入的半導體存儲器。只讀存儲器(ROM)所存儲的內容是固定不變的，只能讀出而不能寫入的半導體存儲器。它通常用於存放固定不變的程序、字符、漢字字型庫及圖形符號等。由於它和讀寫存儲器共享主存儲器的相同地址空間，因此仍屬於主存儲器的一部分。
(1) MASK ROM (掩模型只讀存儲器)
(2) PROM ( Programmable ROM，可編程只讀存儲器)
(3) EPROM ( Erasable Programmable,可擦可編程只讀存儲器)
(4) EEPROM ( Electrically ErasableProgrammable，電可擦除可編程只讀存儲器)
(5) Flash Memory (快閃存儲器)
-
隨機讀寫存儲器(RAM)：既能讀出又能寫入的半導體存儲器。既能讀出又能寫入的半導體存儲器。隨機存儲器(又稱讀寫存儲器)指通過指令可以隨機地、個別地對各個存儲單元進行訪問，訪問所需時間一般基本固定，與存儲單元地址無關。在計算機系統中，不論是大、中、小型及微型計算機的主存儲器主要都採用隨機存儲器。
4. 按信息的可保存性分
-
非永久記憶的存儲器：斷電後信息即消失的存儲器。
-
永久記憶性存儲器：斷電後仍能保存信息的存儲器。
5. 按在計算機系統中的作用分
根據存儲器在計算機系統中所起的作用，可分爲: 主存儲器、輔助存儲器、高速緩衝存儲器、微控制存儲器等。
半導體存儲器
（六）存儲器層次結構
對存儲器的要求是：容量大，速度快，成本低。但是要在一個存儲器中同時兼顧這三個方面是比較困難的。爲此，目前的計算機系統中，通常採用多級存儲器體系結構。
通常把各種不同存儲容量、不同存取速度的存儲器，按一定的體系結構組織在一起，就形成了一個統一整體的存儲系統。
目前，比較常用的存儲系統是由高速緩衝存儲器（cache）、主存儲器和外存儲器構成的三級存儲系統。
爲解決三者之間的矛盾，目前通常採用多級存儲器體系結構，即使用高速緩衝存儲器、主存儲器和外存儲器。
三級存儲系統分爲兩個層次，其中高速緩衝存儲器和主存之間層位Cache-主存層次，主存和輔存之間成爲主存-輔存層次。
Cache存儲器是爲了解決主存速度不足而提出來的。在cache和主存之間，增加輔助的硬件，構成一個整體。從cpu的角度看，速度接近cache的速度，容量是主存的容量，價格接近主存的價格。由於cache的管理是用硬件來管理的，因此對程序員和用戶而言是透明的。
虛擬存儲器是爲了解決主存容量不足而提出來的。在主存和輔存之間，增加輔助的軟件和硬件，讓它們構成一個整體。從cpu的角度看，速度接近主存的速度，容量接近輔存的容量，價格接近輔存的價格。由於虛擬存儲器需要通過軟件和硬件來統一管理，因此，對系統程序員是不透明的，但是對應用程序員是透明的。
層次間應滿足的原則：
-
一致性原則：處在不同層次的同一個信息應保持相同的值。
-
包含性原則：處在內層的信息一定被包含在其外層的存儲器中，反之則不成立，即內層存儲器的全部信息，是其相鄰外層信息的一部分的複製品
（七）存儲器的技術指標
1.存儲容量:存放信息的總數，容量S存儲字數W*存儲字長度L。通常以字節Byte)爲單位B、KB、MB、GB、TB
2.存取時間TA(存儲器訪問時間）：是存儲器從接到尋找存儲單元的地址碼開始，到讀出或存入數據爲止所需要的平均時間，稱爲存儲器的存取時間,記爲tA，也稱爲取數時間，tA對隨機存儲器一般是指：從中央處理器ＣＰＵ的地址寄存器門輸出端發出讀數請求時起，到所要求的讀出信息出現在存儲器輸出端爲止，這期間所需要化費的時間值。
3.存儲週期TM:存儲器進行一次完整的讀寫操作所需要的全部時間，稱爲存取週期。或具體地說，CPU連續兩次訪問存儲器所需要的最短時間間隔。存儲週期略大於存取時間，即TM>TA。
tM = tA+復原時間：
破壞性讀出方式：tM＝２tA。
非破壞性讀出：tM = tA+穩定時間
4.存儲器的價格:通常以每位價格P來衡量。
5.存貯器帶(頻)寬BM:是單位時間內存儲器所存取的信息量，稱爲數據傳輸率或稱爲存儲器傳輸帶寬bM。通常以位/秒或字節/秒做度量單位。
BM=W/TM
其中，存儲週期的倒數１／tM是單位時間（每秒）內能讀寫存儲器的最大次數。W表示存儲器一次讀取數據的寬度，即位數，也就是存儲器傳送數據的寬度。
6.可靠性：主存儲器的可靠性通常用平均無故障時間 MTBF(Mean Time Between Failures)來表徵。MTBF指連續兩次故障之間的平均時間間隔。顯然，MTBF越長 ，意味着主存的可靠性越高。
7.功耗：作爲目前的主存儲器的主體的半導體存儲器的功耗包括“維持功耗”和“操作功耗”，應在保證速度的前提下儘可能地減小功耗，特別是要減小“維持功耗”。
8.集成度 所謂集成度是指在一片數平方毫米的芯片上能集成多少個存儲單元，每個存儲單元存儲一個二進制位，所以集成度常表示爲位/片。
9.存儲器速度
(1)存儲器取數時間(Memory Access Time) :從存儲器寫出/讀入一個存儲單元信息或從存儲器寫出/讀入一次信息(信息可能是一個字節或一個字)所需要的平均時間，稱爲存儲器的存數時間/取數時間，記爲TA,也稱爲取數時間，TA對隨機存儲器一般是指: 從CPU的地址寄存器輸出端開始發出讀數命令，到讀出信息出現在存儲器輸出端爲止，這期間所需要花費的時間值。
-
數據傳輸率：單位時間可寫入存儲器或從存儲器取出的信息的最大數量，稱爲數據傳輸率或稱爲存儲器傳輸帶寬BM。BM =W/ TM
（八）主存儲的基本結構
1.基本結構
存儲器是由存儲體、地址寄存器、數據寄存器、和讀/寫控制線路組成。
存儲體：是主存儲器的核心，程序和數據都存放在存儲體中。
地址譯碼驅動電路：包含譯碼器和驅動器兩部分。譯碼器將地址總線輸入的地址碼轉換成與之對應的譯碼輸出線上的有效電平，以表示選中了某一存儲單元，然後由驅動器提供驅動電路去驅動相應的短些電路，完成對被選中存儲單元的讀寫操作。
I/O和讀寫電路：包括放大器、寫入電路和讀寫控制電路，用以完成被選中的存儲單元中各位的讀出和寫入操作。
2.存儲單元：
位是二進制數的最基本的單位，也是存儲器存儲信息的最小單位。
存儲字：作爲一個整體存入或讀出存儲器的若干位二進制信息。
存儲單元：存放存儲字或存儲字節的主存空間村委存儲單元或主存單元。
存儲體：存儲單元的集合。
存儲單元地址：存儲單元的編號。
一個存儲單元可能存放一份字，也可能存放一個字節，對於字節編址的計算機，最小尋址單位就是一個字節，相鄰的存儲單元地址指向相鄰的存儲字節；對於字編址的計算機，最小尋址單位是一個字，相鄰的存儲單元地址指向相鄰的存儲字。 所以，存儲單元是CPU對主存可訪問操作的最小存儲單位。
（九）主存儲器的基本操作
主存儲器和CPU的連接是由總線支持的。
CPU通過使用MAR和MDR和主存進行數據傳送，若MAR爲K位字長，MDR爲n位字長，則允許主存包含2K個可尋址單位（字節或字）。在一個存儲週期內，CPU和主存之間通過總線進行n爲數據傳送。控制總線包括控制數據傳送的讀(read)、寫(write)和表示存儲器功能完成的(ready)控制線。
1.讀操作
（1）CPU必須指定存儲器字地址，把信息字的地址送到AR，經地址總線送往主存儲器；
（2）CPU應用控制線發出一個“讀”請求；•CPU等待從主存儲器發來的應答信號，通知CPU“讀”操作完成。
（3）主存儲器通過ready線做出回答，若ready信號爲1，說明存儲字的內容已經讀出，並放在數據總線上送入MDR。
2.寫操作
（1）CPU先將信息字在主存中的地址經MAR送地址總線；
（2）將信息字送MDR
（3）發出“寫”命令，等待寫操作完成信號；
（4）主存儲器從數據總線上接收到信息字並按地址總線指定的地址存儲，然後經ready控制線發揮存儲器操作完成信號。
（十）存儲器的讀、寫週期
在與CPU連接時, CPU的控制信號與存儲器的讀、寫週期之間的配合問題是非常重要的。
讀週期:
讀週期與讀出時間是兩個不同的概念。
讀出時間——從給出有效地址到外部數據總線上穩定地出現所讀出的數據信息所經歷的時間。
讀週期時間——則是存儲器進行兩次連續讀操作時所必須間隔的時間，它總是大於或等於讀出時間。
靜態存儲器的讀週期：地址有效→CS有效→數據輸出→CS復位→地址撤銷
tRC —— 讀週期 tA —— 讀出週期 tCO —— 片選到數據輸出延遲tCX —— 片選到輸出有效 tOTD —— 從斷開片選到輸出變爲三態 tOHA —— 地址改變後的維持時間
寫週期：地址有效→CS有效→數據有效→CS復位（數據輸入）→地址撤銷
二、靜態存儲器
主存儲器通常分爲RAM和ROM兩大部分，RAM可讀可寫，ROM只能讀不能寫。
靜態RAM:靠雙穩態觸發器來記憶信息的;
通常把存放一個二進制位的物理期間稱爲記憶單元，他是存儲器的最基本的構件，地址碼相同的多個記憶單元構成一個存儲單元。RAM又可分爲靜態RAM（Static RAM ,SRAM）和動態RAM（Dynamic RAM,DRAM）兩種。
（一）SRAM存儲器
1.基本存儲元
基本存儲元是組成存儲器的基礎和核心,它用來存儲一位二進制信息0或1。
（1）存儲元的工作原理：
T1和T2管構成存儲信息的雙穩態觸發器；T3和T4管構成門控電路，控制讀寫操作；T5和T6是T1和T2的負載管；字線用來選擇這個記憶單元；兩條位線用來傳送讀寫信號；
T1截止，T2導通，表示該記憶單元中存儲的是“1”信息；T1導通，T2截止，表示該記憶單元中存儲的是“0”信息；
當字線爲低電平時，這個記憶單元未被選中，T3和T4截止，觸發器與位線隔開，原存儲信息不變，成爲保持狀態；當字線爲高電平，這個記憶單元被選中，T3和T4導通，可進行讀寫操作。位線I/O被稱爲讀寫“1”線，位線 被稱爲讀寫“0”線；
當字線爲低電平時，這個記憶單元未被選中，T3和T4截止，觸發器與位線隔開，原存儲信息不變，成爲保持狀態；當字線爲高電平，這個記憶單元被選中，T3和T4導通，可進行讀寫操作。位線I/O被稱爲讀寫“1”線，位線 被稱爲讀寫“0”線；
（2）讀操作
因爲T3和T4導通，相當於A和B點分貝與位線I/O和 相連，若記憶單元原存“1”，則I/O輸出高電平，完成讀“1”操作。若記憶單元原存“0”，則I/O線輸出低電平，完成讀“0”操作。
（3）寫操作
如果要寫入“1”，則在I/O線上輸入高電平， 線上輸入低電平，它們將分別通過T3和T4管迫使T1截止，T2導通，該記憶單元內容成爲“1”，完成寫“1”操作；
如果要寫入“0”，則在I/O線上輸入低電平， 線上輸入高電平，它們將分別通過T3和T4管迫使T1導通，T2截止，該記憶單元內容成爲“0”，完成寫“0”操作；
2.SRAM存儲器的組成
一個SRAM存儲器由存儲體、讀寫電路、地址譯碼電路和控制電路等組成。
(1) 存儲體—— 存儲單元的集合
-
一個基本存儲電路只能存儲一個二進制位。
-
將基本的存儲電路有規則地組織起來，就是存儲體。
-
存儲體又有不同的組織形式：
將各個字的同一位組織在一個芯片中；
將各個字的4位組織在一個芯片中， 如：2114 1K×4；
將各個字的8位組織在一個芯片中， 如：6116 2K×8；
如圖所示：存儲體將4096個字的同一位組織在一個集成片中； 需16個片子組成4096×16的存儲器； 4096通常排列成矩陣形式，如 64×64，由行選、列選線選中所需的單元。
(2) 地址譯碼器—— 地址譯碼器的輸入信息來自CPU的地址寄存器
-
單譯碼方式——適用於小容量存儲器中，只有一個譯碼器。
-
雙譯碼方式——地址譯碼器分成兩個，可有效減少選擇線的數目。
(3) 驅動器——通常加在譯碼器的輸出之後
雙譯碼結構中，在譯碼器輸出後加驅動器，驅動掛在各條X方向選擇線上的所有存儲元電路。
(4) I/O電路
處於數據總線和被選用的單元之間， 控制被選中的單元讀出或寫入，放大信息。
(5) 片選與讀/寫控制電路
在地址選擇時，首先要選片,只有當片選信號有效時，此片所連的地址線纔有效。
(6) 輸出驅動電路
爲了擴展存儲器的容量，常需要將幾個芯片的數據線並聯使用；另外存儲器的讀出數據或寫入數據都放在雙向的數據總線上。這就用到三態輸出緩衝器。
3.SRAM結構與地址譯碼
（1）字結構或單譯碼方式
①存儲容量Ｍ=Ｗ行×b列；
②陣列的每一行對應一個字，有一根公用的字選擇線Ｗ；每一列對應字線中的一位，有兩根公用的位線ＢＳ0與ＢＳ1 。
③ 存儲器的地址不分組，只用一組地址譯碼器。
④ 優點：結構簡單，速度快：適用於小容量M。 缺點：外圍電路多、成本昂貴，結構不合理結構。
（2）位結構或雙譯碼方式
①容量：Ｎ（字）×b（位）的ＲＡＭ，把每個字的同一位組織在一個存儲片上，每片是Ｎ×１；再把b 片並列連接，組成一個Ｎ×b的存儲體，就構成一個位結構的存儲器。
②在每一個Ｎ×１存儲片中，字數Ｎ被當作基本存儲電路的個數。若把Ｎ＝２n 個基本存儲電路排列成Ｎx行與Ｎy列的存儲陣列，把ＣＰＵ送來的n位選擇地址按行和列兩個方向劃分成nx 和ny 兩組，經行和列方向譯碼器，分別選擇驅動行線Ｘ與列線Ｙ。
③採用雙譯碼結構，可以減少選擇線的數目。
④ 優點：驅動電路節省，結構合理，適用於大容量存儲器。
4.SRAM存儲器芯片實例
Intel 2114——1024×4 的存儲器：
-
4096 個基本存儲元，排成 64×64 (64×16×4) 的矩陣（平面效果）；請問構成三維的立體效果應該怎樣排列？
-
需 10 根地址線尋址；
-
X 譯碼器輸出 64 根選擇線，分別選擇 1-64 行；
-
Y 譯碼器輸出 16 根選擇線，分別選擇 1-16 列控制各列的位線控制門。
