計算機組成原理總複習文檔
目錄
第一章 計算機系統概述
電子計算機分兩類：電子模擬計算機、電子數字計算機
五代變化：電子管計算機、晶體管計算機、中小規模集成電路計算機、大規模和超大規模集成電路計算機：微型計算機、巨大規模集成電路計算機：單片機
五級層次：微程序設計級、機器語言級、操作系統級、彙編語言級、高級語言級
馮。諾依曼型計算機：存儲程序、按地址自動執行、五大部件：控制器、運算器、存儲器、輸入、輸出設備、以運算器爲中心。
運算器：算術運算和邏輯運算、參與運算的數是二進制的、長度一般爲8、16、32、64
存儲器：存儲數據和程序（指令）、容量（存儲單元、存儲單元地址、容量單位）、分類內存（ROM、RAM）、外存。存儲器單位：2^10byte=1k 2^10k=1M 2^10M=1G 2^10G=1T
控制器：指令和程序：指令的形式（操作和地址碼、存儲程序的概念、指令中程序和數據的存放、指令系統）、指令和數據存儲
軟件與硬件邏輯等價性：任何操作可以由軟件來實現也可以有硬件來實現、實體硬件機功能擴大、固件（功能上是軟件，形態上是硬件）
第二章 運算器方法和運算器
計算機使用的數據分兩類：符號數據、數值數據
計算機常用的數據格式：定點表示、浮點表示
定點純小數表示數的範圍：0<=|x|<=1-2^-n。
定點純整數表示數的範圍：0<=|x|<=2^n-1
IEEE754標準 —— 階符 階碼 數符 尾數
32位的浮點數：
S數的符號位，1位，在最高位，“0”表示正數，“1”表示負數。
E是階碼，8位，採用移碼錶示。移碼比較大小方便。
M是尾數， 23位，在低位部分，採用純小數表示
採用這種方式時，將浮點數的指數真值e變成階碼E時，應將指數e加上一個固定的偏移值127(01111111)，即E=e+127。
64位浮點數：S 1位、E 11位、M 52位，E=e+1023.
|
例1若浮點數x的754標準存儲格式爲(41360000)16，求其浮點數的十進制數值。 解：將16進制數展開後，可得二制數格式爲 0 100 00010011 0110 0000 0000 0000 0000 S 階碼(8位) 尾數(23位) 指數e=階碼-127=10000010-01111111=00000011=(3)10 包括隱藏位1的尾數 1.M=1.011 0110 0000 0000 0000 0000=1.011011 於是有 x=(-1)S×1.M×2^e=+(1.011011)×2^3=+1011.011=(11.375)10 |
|
例2將數(20.59375)10轉換成754標準的32位浮點數的二進制存儲格式。 解:首先分別將整數和分數部分轉換成二進制數： 20.59375=10100.10011 然後移動小數點，使其在第1，2位之間 10100.10011=1.010010011×24 e=4於是得到： S=0, E=4+127=131, M=010010011 得32位浮點數的二進制存儲格式爲： 01000001101001001100000000000000=(41A4C000)16 |
BCD: 用4位二進制數來表示1位十進制數中的0~9,然後個、十、百、千。
原碼、反碼、補碼、移碼
移碼：（用在階碼中）【x】移=2^n+x ，2^n>x>=-2^n 與補碼位相同，符號位相反。
|
例：設機器字長16位,定點表示,尾數15位,數符1位,問：(1)定點原碼整數表示時,最大正數是多少?最小負數是多少?(2)定點原碼小數表示時,最大正數是多少?最小負數是多少? (1)定點原碼整數表示 最大正數值＝(2^15－1)10＝(＋32767)10 最小負數值＝－(2^15－1)10＝(－32767)10 (2)定點原碼小數表示 最大正數值＝(1－2^(－15))10＝(＋0.111...11)2 最小負數值＝－(1－2^(－15))10＝(－0.111..11)2 注：1符號，１５數字 10爲十進制 2爲二進制 |
|
例;假設由S,E,M三個域組成的一個32位二進制字所表示的非零規格化浮點數ｘ,真值表示爲（非IEEE754標準）： ｘ＝(－1)s×(1.M)×2E－128 (1)最大正數 0 1111 1111 111 1111 1111 1111 1111 1111 ｘ＝[1＋(1－2^(-23))]×2^127 (2)最小正數 000 000 000000 000 000 000 000 000 000 00 ｘ＝1.0×2^(－128) (3)最小負數 111 111 111111 111 111 111 111 111 111 11 ｘ＝－[1＋(1－2^(－23))]×2^127 (4)最大負數 100 000 000000 000 000 000 000 000 000 00 ｘ＝－1.0×2^(－128) |
定點加法、減法：
補碼加減法：[x+y]補=[x]補+[y]補 [x-y]補=[x]補+[-y]補
溢出檢測：兩正上溢變負數、兩負下溢變正數。
溢出檢測方法：雙符號位法 00正確（正）01上溢10下溢 11正確（負）
單符號位法 00正確（正）01上溢10下溢 11正確（負）
定點原碼乘法原理：
|
設ｘ＝0.1101,ｙ＝0.1011 求x*y 部分積 乘數 1. 0. 0 0 0 0 0 1 0 1 1 部分積初始化爲0 +X 0. 1 1 0 1 乘數最低位爲１，加上被乘數 ------------------------------------------ 0 1 1 0 1 0 1 0 1 1 2. 0 0 1 1 0 1 0 1 0 1 部分積右移，前面補0 +X 0 1 1 0 1 乘數最低位爲１，加上被乘數 ------------------------------------------ 1 0 0 1 1 1 0 1 0 1 3. 0 1 0 0 1 1 1 0 1 0 部分積右移，前面補０ +0 0 0 0 0 0 乘數最低位爲０，加上0 ------------------------------------------ 0 1 0 0 1 1 1 0 1 0 4. 0 0 1 0 0 1 1 1 0 1 部分積右移，前面補０ +X 0 1 1 0 1 乘數最低位爲１，加上被乘數 ------------------------------------------ 1 0 0 0 1 1 1 1 0 1 部分積右移，前面補０ 0 1 0 0 0 1 1 1 1 0 運算四次結束，數值部分運算 |
不恢復餘數除法：
|
法則: 餘數爲正,商1,求下一位商的辦法是餘數左移,減除數 （餘正，商1，減） 餘數爲負,商0,求下一位商的辦法是餘數左移,加除數 （餘負，商0，加） 均左移 若最後餘數與被除數X異號，若X、Y同號，用+Y糾餘；若X、Y異號，用-Y糾餘。 |
|
例:x=0.1011 y=0.1101 求x/y。 [x]補=001011 [y]補=001101 [-y]補=110011 |
三態：高阻、0、1
定點運算器基本結構：單總線結構運算器、雙總線結構運算器、三總線結構運算器
浮點加減運算：設有兩個浮點數ｘ和ｙ,它們分別爲ｘ＝2Eｘ·Mｘ ｙ＝2Eｙ·Mｙ
其中Eｘ和Eｙ分別爲數ｘ和ｙ的階碼,Mｘ和Mｙ爲數ｘ和ｙ的尾數。兩浮點數進行加法和減法的運算規則是
ｘ±ｙ＝(Mｘ 2^(Eｘ－Eｙ)±Mｙ)2^Eｙ,(Eｘ<＝Eｙ)
|
例：設x＝2^2×0.11011011,y=-2^4×0.10101100 1、0操作數檢查（非0） 2、對階：階碼對齊後才能加減。規則是階碼小的向階碼大的數對齊； 若△E＝0,表示兩數階碼相等,即Eｘ＝Eｙ； 若△E>0,表示Eｘ>Eｙ； 若△E<0,表示Eｘ>Eｙ。 當Eｘ≠Eｙ時,要通過尾數的移動以改變Eｘ或Eｙ,使之相等。 例中:階差=Ex-Ey=00 010- 00 100 =11 110 即△E爲-2，Mx右移兩位，Ex加2 3、尾數相加 例中:00.00110110（11）+11.01010100=11.10001010（11） 4、結果規格化 (1)在浮點加減運算時,尾數求和的結果也可以得到01.ф…ф或10.ф…ф,即兩符號位不等,此時將運算結果右移以實現規格化表示,稱爲向右規格化。 （右加） 規則：尾數右移1位，階碼加1 (2)結果是00.0..01.....或11.1...10...時，則向左規格化。（左減） 規則：尾數左移1位，階碼減1，直到規格化 右規，階碼加1，左規，階碼減1 5.舍入處理 就近舍入(0舍1入):類似”四捨五入”,丟棄的最高位爲1,進1（另有“置1”法） 6.溢出判斷和處理 例中:左規爲11.00010101（10），階碼減1爲00011 推薦：https://blog.csdn.net/weixin_43752167/article/details/91385263 |
浮點乘除運算：設有兩個浮點數ｘ和ｙ,它們分別爲ｘ＝2Eｘ·Mｘ ｙ＝2Eｙ·Mｙ
ｘ×ｙ＝2^(Eｘ＋Eｙ)·(Mｘ×Mｙ) ｘ÷ｙ＝2^(Eｘ－Eｙ)·(Mｘ÷Mｙ)
乘除運算分爲四步:0操作數檢查、階碼加減操作、尾數乘除操作、結果規格化和舍入處理
浮點數的階碼運算:移碼的運算——[X]移+[Y]移=2n+[X+Y]移
01正確（正）10 上溢11 下溢 00正確（負）
|
例：設有浮點數ｘ＝2^(－5)×0.0110011,ｙ＝2^3×(－0.1110010),階碼用4位移碼錶示,尾數(含符號位)用8位補碼錶示。求[ｘ×ｙ]浮。要求用補碼完成尾數乘法運算,運算結果尾數保留高8位(含符號位),並用尾數低位字長值處理舍入操作。 移碼採用雙符號位,尾數補碼採用單符號位,則有 [Eｘ]移＝00 011 [Eｙ]移＝01 011 [Eｙ]補＝00 011
[Eｘ＋Eｙ]移＝[Eｘ]移＋[Eｙ]補＝00 011＋00 011＝00 110, 值爲移碼形式－2。
[Mｘ]補×[Mｙ]補＝[0.0110011]補×[1.0001110]補＝[1.1010010,1001010]補 (3) 規格化處理 (4) 舍入處理 最終相乘結果爲 [ｘ×ｙ]浮＝00 101,1.0100101 其真值爲ｘ×ｙ＝2^(－3)×(－0.1011011) |
流水線浮點運算器實例：CPU之外的浮點運算器（80287）之內的（486DX以上）
第三章 內部存儲器
存儲器分類：1.存儲介質（磁表面/半導體存儲器）2.存取方式（隨機/順序存取）3.讀寫功能（ROM/RAM）4.信息的可保持性（永久性和非永久性）5.存儲器系統（主/輔/緩/控）
分級結構：高速緩衝器、主存儲器（主存）、外存（磁盤和光盤、磁帶）
連接關係：
主存儲器的技術指標：字存儲單元（有字地址），字節存儲單元（有字節地址）、存儲容量、存取時間（命令發出到完成）、存儲週期（連續啓動兩次的最小間隔）、存儲器帶寬
SRAM存儲器:主存是半導體存儲器有靜態讀寫存儲器（SRAM，快）動態（DRAM，容小）
基本的靜態存儲元陣列：存儲位元、三組信號線（地址線、數據線（行列線）、控制線）
DRAM存儲器：刷新週期：位元基於電容器上的電荷量存儲，隨時間和溫度減少，保持原理記憶。刷新方式：集中式（所有行）分散式（每一行的刷新插入到正常的讀/寫週期之中）
DRAM工作原理：存儲器容量：1.字長位數擴展2.字存儲容量擴展3.存儲器模塊條
只讀存儲器：ROM有掩模ROM（存儲內容固定）可編程ROM（可寫入），一次性編程的PROM,多次編程的EPROM和EEPROM。EPROM光擦除可編程可讀存儲器,用40W紫外燈，相距2cm，照射幾分鐘即可。EEPROM電擦除可編程只讀存儲器,先抹後寫,20ms,20年。
閃速存儲器：FLASH存儲器，高密度（存儲容量）非易失性（無電可長期保存）其存儲元在EPROM存儲元基礎上發展起來的。“0”狀態浮空柵很多負電荷，控制柵有正電壓。“1”狀態，控制柵不加正電壓，浮空柵少許電子或沒有。浮空柵上的電荷量決定了是否進行讀取操作時，加在柵極上的控制電壓能否開啓MOS管，併產生從漏極D到源極S的電流。
閃速存儲中擦除操作：所有存儲元浮空柵上的負電荷要全部放出去。
多模塊交叉存儲器：多個模塊組成的主存儲器線性編址
|
例5 設存儲器容量爲32字，字長64位，模塊數m=4，分別用順序方式和交叉方式進行組織。存儲週期T=200ns，數據總線寬度爲64位，總線傳送週期=50ns。若連續讀出4個字，問順序存儲器和交叉存儲器的帶寬各是多少? 解：順序存儲器和交叉存儲器連續讀出m=4個字的信息總量都是：q=64b×4=256b 順序存儲器和交叉存儲器連續讀出4個字所需的時間分別是： t2=mT=4×200ns=800ns=8×10^-7s t1=T+(m-1)T總=200ns+3×50ns=350ns=3.5×10^-7s 順序存儲器和交叉存儲器的帶寬分別是： W2=q/t2=256b÷(8×10^-7)s=320Mb/s W1=q/t1=256b÷(3.5×10^-7)s=730Mb/s |
Cache存儲器：解決CPU和主存之間的速度不匹配。地址映射、替換策略、寫一致性、性能評價。cache是介於CPU和主存M2之間的小容量存儲器，但存取速度比主存快。主存容量配置幾百MB的情況下，cache的典型值是幾百KB。cache能高速地向CPU提供指令和數據，從而加快了程序的執行速度。從功能上看，它是主存的緩衝存儲器，由高速的SRAM組成，包括管理在內的全部功能由硬件實現。
Cache的設計依據:CPU這次訪問過的數據，下次有很大的可能也是訪問附近的數據。
CPU與Cache之間的數據傳送是以字爲單位 主存與Cache之間的數據傳送是以塊爲單位
CPU讀主存時，便把地址同時送給Cache和主存，Cache控制邏輯依據地址判斷此字是否在Cache中，若在此字立即傳送給CPU，否則，則用主存讀週期把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數據塊從主存讀出送到cache中。
Cache命中率：在一個程序執行期間，設Nc表示cache完成存取的總次數，Nm表示主存完成存取的總次數，h定義爲命中率，則有 h=Nc/（Nc+Nm)
若tc表示命中時的cache訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則cache/主存系統的平均訪問時間ta爲：ta=h*tc+（1-h)tm
|
例6CPU執行一段程序時，cache完成存取的次數爲1900次，主存完成存取的次數爲100次，已知cache存取週期爲50ns，主存存取週期爲250ns，求cache/主存系統的效率和平均訪問時間。
h=Nc/（Nc+Nm）=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns |
主存與Cache的地址映射：全相聯的映射方式（多對多、主存內容可以拷貝到任意行、地址變換，標記構成一個目錄表，衝突概率小利用率高，比較器難實現，適用於小容量的Cache）
直接映射方式（一對多、利用行號選擇相應行，把行標記與CPU訪問地址進行比較，相同命中，訪問Cache。如果沒有命中，訪問內存，並將相應塊寫入Cache，衝突概率高）
組相聯映射方式（前兩者的組合）
替換策略：LFU、LRU、隨機替換
寫操作策略：寫回法、全寫法、寫一次法
第四章 指令系統
指令系統基本概念：一臺計算機中所有機器指令的集合，稱爲這臺計算機的指令系統。
複雜指令系統計算機,簡稱CISC 精簡指令系統計算機：簡稱RISC
RISC特點：簡單而統一格式的指令譯碼；大部分指令可以單週期執行；只有LOAD/STORE可以訪問存儲器；簡單的尋址方式；採用延遲轉移技術；採用LOAD延遲技術；三地址指令格式；較多的寄存器；對稱的指令格式
對指令系統的要求：
完備性：是指用匯編語言編寫各種程序時，指令系統直接提供的指令足夠使用，而不必用軟件來實現。
有效性：有效性是指利用該指令系統所編寫的程序能夠高效率地運行。
規整性：規整性包括指令系統的對稱性、勻齊性、指令格式和數據格式的一致性。
兼容性：系列機各機種之間具有相同的基本結構和共同的基本指令集，因而指令系統是兼容的，即各機種上基本軟件可以通用。
低級語言與高級語言關係：
影響計算機指令格式的因素：機器的字長、存儲器的容量、指令的功能
指令格式：操作碼、地址碼（三地址指令、二地址指令、單地址指令、零地址指令）
指令助記符：每條指令通常用3個或4個英文縮寫字母來表示
8位微型計算機的指令格式：字長8位，指令結構可變，包括單字長指令、雙字長指令和三字長指令，操作碼長度固定
PDP/11系列機的指令格式：字長16位、單字長指令、操作碼字段不固定。
指令和數據的尋址方式：CPU根據指令中給出的地址碼字段尋找相應的操作數的方式。
順序方式（pc）跳躍方式
操作數的尋址方式：形成操作數有效地址的方法稱爲尋址方式。1.操作數包含在指令中；2.操作數包含在CPU的某一個內部寄存器中； 3.操作數包含在主存儲器中；4.操作數包含在I/O設備的端口中5.根據操作數放在不同的地方，從而派生各種不同的尋址方式
隱含尋址：指令中隱含着操作數的地址
立即尋址：指令中在操作碼字段是立即數
直接尋址：指令中地址碼字段給出操作數的有效地址
間接尋址：指令的地址碼部分給出的是存放操作數地址的主存單元的地址。
寄存器地址：在指令的地址碼部分給出CPU內某一通用寄存器的編號，指令的操作數存放在相應的寄存器中。
寄存器間接尋址 ：將操作數放在主存儲器中，而操作數的地址放在某一通用寄存器中，然後在指令的地址碼部分給出該通用寄存器的編號。
相對尋址：由程序計數器PC提供基準地址，而指令的地址碼部分給出相對的位移量D，兩者相加後作爲操作數的有效地址。
基址尋址：指令的地址碼部分給出偏移量D，而基準地址放在基址寄存器Rb中，最後操作數的有效地址仍然是由基準地址A與偏移量D相加而成。Rb中的內容稱爲基準地址，該值可正可負。
變址尋址：將指令的地址碼部分給出的基準地址A與CPU內某特定的變址寄存器Rx中的內容相加，以形成操作數的有效地址。
按結構不同，分爲寄存器堆棧和存儲器堆棧。不同機器有不同的指令系統。一個較完善的指令系統應當包含數據傳送類指令、算術運算類指令、邏輯運算類指令、程序控制類指令、I/O類指令、字符串類指令、系統控制類指令。
第五章 CPU 中央處理器
CPU的功能和組成：取指令 操作控制、時間控制 執行指令
指令控制（程序的順序控制）操作控制（一條指令有若干操作信號實現）
時間控制（指令各個操作實施時間的定時） 數據加工（算術運算和邏輯運算）
CPU基本組成：運算器+控制器
運算器：ALU、累加器、暫存器
控制器組成：程序計數器、指令寄存器、數據緩存器、地址寄存器、通用寄存器、狀態寄存器、時序發送器、指令譯碼器、總線。
CPU寄存器：DR緩衝寄存器/地址寄存器AR、IR指令寄存器、PC程序計數器。
操作控制器和時序產生器：數據通路、操作控制器（組合類型、存儲類型、混合類型）、硬佈線控制器（組合邏輯技術）、微程序控制器（存儲邏輯）、組合邏輯和存儲邏輯結合型（PLA）
時序產生器。
指令週期基本概念：取指令、分析指令到執行完該指令所需的全部時間。機器週期又稱CPU週期。
時鐘週期：在一個機器週期內，要完成若干個微操作。把一個機器週期分爲若干個相等的時間段，每一個時間段稱爲一個節拍。節拍常用具有一定寬度的電位信號表示，稱之爲節拍電位。節拍的寬度取決於CPU完成一次基本的微操作的時間。
時序產生器作用：1.CPU中的控制器用它指揮機器的工作2.CPU可以用時序信號/週期信息來辨認從內存中取出的是指令還是數據，3.一個CPU週期中時鐘脈衝對CPU的動作有嚴格的約束，4.操作控制器發出的各種信號是時間（時序信號）和空間（部件操作信號）的函數。
體制：組成計算機硬件的器件特性決定了時序信號的基本體制是電位-脈衝制。
硬佈線控制器：採用主狀態週期-節拍電位-節拍脈衝三級體制
微程序控制器：節拍電位-節拍脈衝二級體制
時序信號產生器：產生時序信號，由時鐘源、環形脈衝發生器，節拍脈衝和讀寫時序譯碼邏輯和啓停控制邏輯。
時鐘脈衝源：電路左邊是振盪電路，右邊是整形電路，左邊的電路產生接近正弦波的波形，右邊非門則將其整形爲一個理想的方波。
環形脈衝發生器：產生一組有序間隔相等或不等的脈衝序列。
節拍脈衝和讀/寫時序的編碼：一個CPU週期包含4個等間隔的節拍脈衝。
啓停控制邏輯：啓動、停機是隨機的，對讀/寫時序信號也需要由啓停邏輯加以控制。
控制方式：同步控制方式——指令的機器週期和時鐘週期數不變
異步控制方式——每條指令需要多長時間就佔多長時間
聯合控制方式——大部分指令在固定的週期內完成，少數難以確定的操作採用異步方式。
微程序控制器：把操作控制信號編製成微指令，存放到控制存儲器裏，運行時，從控存中取出微指令，產生指令運行所需的操作控制信號。
微命令：控制部件向執行部件發出的各種控制命令叫作微命令，它是構成控制序列的最小單位。
微操作：是微命令的操作過程。兩者一一對應，命令是操作的控制信號，操作是命令的操作過程，是執行部件中最基本的操作。
微指令：把在同一CPU週期內並行執行的微操作控制信息，存儲在控制存儲器裏，稱爲一條微指令。是微命令的組合，操作控制字段，順序控制字段。
微程序：一系列微指令的有序集合就是微程序。
微地址 ：存放微指令的控制存儲器的單元地址
微程序控制器：控制存儲器(μCM)，微程序控制器的核心部件，用來存放微程序。
微指令寄存器(μIR)，存放從μCM取出的正在執行的微指令，它的位數同微指令字長相等。
微地址形成部件，用來產生初始微地址和後繼微地址，以保證微指令的連續執行。
微地址寄存器(μMAR) ，接受微地址形成部件送來的微地址，爲下一步從μCM中讀取微指令作準備。
微程序控制器工作過程：1.執行取指令的公共操作，2.由機器指令的操作碼字段通過微地址形成部件產生出該機器指令所對應的微程序的入口地址，並送入μMA。3.從μCM中逐條取出對應的微指令並執行之，每條微指令都能自動產生下一條微指令的地址。4.一條機器指令對應的微程序的最後一條微指令執行完畢後，其下一條微指令地址又回到取指微程序的人口地址，從而繼續第(1)步，以完成取下條機器指令的公共操作。
RISC CPU：1.採用流水線技術，簡答而統一格式的指令譯碼；大部分指令可以單週期執行，只有LOAD/STORE可以訪問存儲器3.簡單的尋址方式4.採用延遲轉移技術5.採用Load延遲技術6.三地址指令格式7.較多寄存器8.對稱指令格式。
流水CPU：
並行處理技術：時間並行、空間並行、時間+空間並行
流水計算機系統組成：存儲器體系（多體交叉存儲器；Cache），流水方式CPU：指令部件、指令隊列、執行部件。
流水線的分類：指令流水線、算術流水線、處理機流水線
第六章 總線
總線分類：內部總線（CPU內部連接各寄存器及運算器部件之間的總線）、系統總線（外部總線，CPU和計算機系統中其他高速功能部件相互連接的總線）、I/O總線（中低速I/O設備相互連接的總線）
總線特性：物理特性、功能特性、電氣特性、時間特性
總線優點：簡化系統設計，簡化系統結構，提高系統可靠性，便於系統的擴充和更新
總線帶寬：總線本身所能達到的最高傳輸速率。
|
【例1】（1）某總線在一個總線週期中並行傳送4個字節的數據，假設一個總線週期等於一個總線時鐘週期，總線時鐘頻率爲33MHz，總線帶寬是多少?
（1）設總線帶寬用Dr表示，總線時鐘週期用T=1/f表示，一個總線週期傳送的數據量用D表示，根據定義可得Dr=D/T=D×（1/T）=D×f=4B×33×106/s=132MB/s （2）64位=8B Dr=D×f=8B×66×106/s=528MB/s |
總線的連接方式：單總線結構、多總線、高速CPU總線、系統總線
總線內部結構：32條地址線、32或64條數據線、控制線
信息傳送方式：串行傳送（速度慢）、並行傳送（電位傳送）、分時傳送（總線複用或共享總線）
總線接口基本概念：是CPU和主存、外設之間通過總線進行連接的邏輯部分
|
【例2】利用串行方式傳送字符（如圖），每秒鐘傳送的比特（bit）位數常稱爲波特率。假設數據傳送速率是120個字符/秒，每一個字符格式規定包含10個比特位（起始位、停止位、8個數據位），問傳送的波特率是多少?每個比特位佔用的時間是多少? 解： 波特率爲：10位×120/秒=1200波特 每個比特位佔用的時間Td是波特率的倒數：Td=1/1200=0.833×10-3s=0.833ms |
總線的仲裁：爲了解決多個功能模塊爭用總線的問題，仲裁方式：集中式和分佈式
集中式仲裁：鏈式查詢、計數器定時查詢、獨立請求方式
總線的定時：事件出現在總線上的時序關係，同步定時、異步定時
總線數據傳送模式：讀、寫操作，塊傳送、寫後讀、讀修改寫操作、廣播、廣集操作
第七章 外圍設備
第八章 輸入輸出設備
外圍設備的定時方式：高速外設採用同步定時方式、慢速或中速採用異步定時的方式
信息交換方式：程序查詢方式、程序中斷方式、DMA方式、通道方式
程序查詢方式：設備編址、輸入輸出指令、程序查詢接口
程序中斷概念：指CPU暫時中止現行程序，轉去處理隨機發生的緊急事件，處理完後自動返回原程序的功能和技術。CPU中設置中斷機構，在外設接口中設置中斷控制器，在軟件上設置相應的中斷服務程序。
中斷系統的功能：(1)實現主機和外設的並行工作；(2)處理故障；(3)實現多道程序和分時操作；(4)實時控制；(5)實現人機聯繫；(6)實現多機通信。
中斷源：能夠向CPU發出中斷請求的事件。輸入、輸出設備中斷。數據通道中斷。實時時鐘中斷。故障中斷。系統中斷。爲了調試程序而設置的中斷。
單級中斷：所有中斷源屬於同一級，離CPU越近，優先級越高。中斷源的識別：串行排隊鏈法，IR1，IR2，IR3爲中斷請求信號 IS1，IS2，IS3爲中斷選中信號 INTI爲中斷排隊輸入 INTO爲中斷排隊輸出
中斷向量：當CPU響應中斷時，有硬件直接產生一個固定的地址（向量地址）。由向量地址指出每個中斷源設備的中斷服務程序入口，這種方法通常稱爲向量中斷。
多級中斷：中斷源的識別——中斷優先排隊電路，中斷向量產生電路
優先級選擇方式：完全嵌套方式，輪換優先級方式A，輪換優先級方式B，查詢方式
DMA一般概念：直接存儲器訪問，是爲了在主存儲器與 I/O設備間高速交換批量數據而設置的。
DMA基本思想：通過硬件控制實現主存與I/O設備間的直接數據傳送，在傳送過程中無需CPU的干預。數據傳送是在DMA控制器控制下進行的。
DMA優點：速度快，有利於發揮CPU的效率。
DMA傳送方式：1、CPU暫停方式 2、週期挪用方式 3、DMA和CPU交替訪問內存工作方式
DMA階段：第一階段是進行初始化，CPU通過程序I／O的方式給DMA控制器預置初值，取狀態和送傳送需要的有關參數。
第二段是由DMA控制器控制外設與主存之間的數據交換。
第三階段即CPU中斷原程序後進行後處理。
選擇型和多路型DMA控制器：
由圖看出，T1間隔中控制器首先爲打印機服務，因爲此時只有打印機有請求。T2間隔前沿磁盤、磁帶同時有請求，首先爲優先權高的磁盤服務，然後爲磁帶服務，每次服務傳送一個字節。在120μs時間階段中，爲打印機服務只有一次(T1)，爲磁盤服務四次(T2，T4，T6，T7)，爲磁帶服務三次(T3，T5，T8)。從圖上看到，在這種情況下DMA尚有空閒時間，說明控制器還可以容納更多設備。
通道：是計算機系統中代替CPU管理控制外設的獨立部件，是一種能執行有限I/O指令集合-通道命令的I/O處理機。在通道控制方式，一個主機可以連接幾個通道。每個通道又可連接多臺I/O設備，這些設備可具有不同速度，可以是不同種類。
通道方式：主機-通道-設備控制器-I/O設備四級連接方式。在CPU啓動通過後，通道自動的去內存取出通道指令並執行指令。直到數據交換過程結束向CPU發出中斷請求，進行通道結束處理工作。
通道功能：執行通道指令，組織外圍設備和內存進行數據傳輸，按I/O指令要求啓動外圍設備，向CPU報告中斷等，
通道工作過程：1.在用戶程序中使用訪管指令進入管理程序，由CPU通過管理程序組織一個通道程序，並啓動通道。2.通道處理機執行CPU爲它組織的通道程序，完成指定的數據輸入輸出工作。3.通道程序結束後向CPU發中斷請求。CPU響應這個中斷請求後，第二次進入操作系統，調用管理程序對輸入輸出中斷請求進行處理。
通道類型：選擇通道、多路通道
SCSI是系統級接口，是處於主適配器和智能設備控制器之間的並行I/O接口，改進的SCSI可允許連接1～15臺不同類型的高速外圍設備。SCSI的不足處在於硬件較昂貴，並需要通用設備驅動程序和各類設備的驅動程序模塊的支持。
第九章 操作系統支持
操作系統：操作系統是管理計算機資源併爲用戶提供服務的系統軟件，作爲硬件與應用軟件之間的接口，向用戶和應用軟件提供各種服務，合理組織計算機工作流程，提供良好運行環境，操作系統起着承上啓下的作用。
操作系統目標：
管理系統資源:操作系統能有效管理系統中的所有硬件資源和軟件資源，使資源得到充分利用。
提高系統效率:操作系統能合理地組織計算機的工作流程，改進系統性能，提高系統效率。
方便用戶使用:通過向用戶提供友好的用戶界面，操作系統能讓用戶更方便、更輕鬆地使用計算機系統。
增強機器功能:操作系統能通過擴充改造硬件部件並提供新的服務來增強機器功能。
構築開放環境:操作系統通過遵循相關技術標準的方式支持體系結構的可伸縮性和可擴展性，支持應用程序在不同平臺上的移植和互操作。
操作系統的核心任務：管理計算機系統中的資源
操作系統對計算機硬件資源的管理：處理器管理、存儲器管理、設備管理