這個問題,卡了自己很久。最後發現狀態機的時鐘有問題。也是自己沒有理解好狀態機。
狀態機問題
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
一鍵清理Quartus工程編譯垃圾
qq_511386807
2020-07-07 11:27:28
【FPGA】Robei EDA常見問題解決 (4)——— 包含include文件和quartus綜合的問題
Ninquelote
2020-07-02 19:32:10
Quartus中常見錯誤
led【8:15】 應該是led【15:8】 兩個模塊交互時,一定要注意頂層模塊變量的定義,千萬別忘記,系統不會報錯,有點坑人
星空之火
2020-06-18 23:41:33
Failed to open readmem file "C:/Users/USER/Desktop/altet_fir/din.txt" in read mode.
星空之火
2020-06-18 21:52:18
Quartus II 生成IP核時卡住的解決方法
已經嘗試:非常好用 原文鏈接:https://jingyan.baidu.com/album/5553fa8297b06965a23934d6.html?picindex=8 個文件的百度網盤鏈接
星空之火
2020-06-18 21:52:18
FPGA學習---Modelsim自動仿真
qq_511386807
2020-06-16 05:34:05
UltraScale Architecture Clocking Resources
时光-易逝
2020-06-13 02:37:29
verilog時序優化
时光-易逝
2020-06-13 02:37:29
Quartus中使用SignalTap觀察被優化的reg與wire信號
请叫我冻冻
2020-05-24 17:12:59
modelsim手動仿真
时光-易逝
2020-05-21 14:50:57
quartus dcfifo操作
时光-易逝
2020-05-21 14:50:57
xilinx 以太網驗證方案簡介
时光-易逝
2020-04-27 20:46:20
signal tap
Alan5555
2020-02-23 05:56:47
Quartus使用筆記
时光-易逝
2020-02-22 01:24:39