數字邏輯設計 備考筆記

這門課比較簡單，學期中大概都理解了，期末主要記錄一下遺忘的和一些方法
（然而還是沒考很好，哭了
複習狀態不是很好，一直摸魚划水。。+剁手
筆記如下：

數邏

1. 格雷碼
   1. 格雷碼的書寫技巧：done
   2. bin轉bcd：左移，突出的部分每四位若 >= 5, +3, 繼續左移
   3. bcd碼轉bin：右移，剩餘的部分每四位若 >=8, -3，繼續右移
   4. 其實轉換時按照定義即可
2. 布爾代數公理：
   1. $+ *$ 封閉，交換律，結合律
   2. 有唯一單位元
   3. 二者互有分配律
   4. 有唯一互補元素並且滿足相應性質
   5. 主要證明方法：x+0=x, x*1=x && 0 = x * x’, 1 = x + x’
   6. 還可以利用唯一性
3. 定理及證明：
   1. $x+x=x \\ x+x=x + x*x' \\ = (x+x)*(x+x') = x+x$
   2. $x*x=x \\ = x*(x+x') = x*x+0$
   3. $x+1=x+x+x'=1$
   4. $x*0=x*(x*x')=x*x'$
   5. $(x')'=1, x+x'=1, x'+x''=1, only one$
   6. $x+x'y=(x+x')*(x+y)=x+y$
4. 最小項列表、最小項範式
   1. 列表應該是$\sum $ 這種
   2. 範式應該是$A'B$ 這種
   3. 直接全寫；$\sum m(0,1,……) = m_0 + = A’B’ $
   4. 有無關項時，一個是+，一個是*
   5. 最大項的編碼不變，但是字母變量表示需要取反
5. 圓泡的移動法：
   1. 使用 a+b=(a’b’)‘消除與；使用a*b=(a’+b’)’
   2. 無事生非
   3. 全面加泡
6. 多選器的樣子：MUX，00000111左側，ABC下側，一個輸出Y
   1. 多選器左側輸入還可以是A等！可以是變量，勿忘
7. 注意是POS: product of sum, 還是SOP:sum of product,
8. 卡諾圖的方框可以重合
9. 異或運算的樣子！$\oplus$ 原來是 oplus 哈哈哈
10. 冒險
    1. 靜態 1 冒險是指：正確值爲1，突變成0一瞬間，與或電路產生
    2. 動態0到1的冒險：本應直接0到1，結果震盪多次
    3. 分析冒險：畫電壓圖，注意門延時：與或1延時，非0
    4. 消除冒險：卡諾圖避免相切——加上連接
    5. 相離不算冒險
11. 用或非門/與非門實現表達式：取兩次反即可
12. JK觸發器：0，0——保持，0，1——變0，1，0——變1，1，1——翻轉
    1. 以上關係均指Q與Q*
    2. 而D觸發器是：時鐘上升沿Q*變成Q
13. 時序參數
    1. 建立時間和保持時間是：在使能信號變化前後（C），激勵信號（D）需要保持
    2. 最小時鐘寬度：半週期
    3. 傳播延時：$t_{pd}$ —— Q跟隨clk上升沿的時間差
    4. $T_p > T_h$ 因爲，都是相對於clk的變化，應該D先變
    5. $T_{clock} > T_p + T_{su}$ 時鐘週期要變完，保證後面的觸發器正常
14. 163計數器
    1. 左側：EN，D,C,B,A, LOAD, CLK, CLR
    2. 右側：RCO，QD,QC,QB,QA， RCO連接LOAD，Q連CLR
    3. 級聯時，注意由輸出判斷清零，判斷下一級EN（進位）
15. 狀態圖：圈圈裏面的二進制轉化
16. 狀態編碼及輸出：現態；輸出；次態；（特殊輸出）
17. 二進制狀態轉換表=次態表：左側現態，右側次態，注意標號
18. 次態表可以進行卡諾圖化簡：次態的每一位分別關於現態的所有位的邏輯關係進行化簡
19. 設計有限狀態機時，注意前面2~3個字的意義，注意區分，也注意合併。可以提前定義狀態的含義，也可以一步一步走
20. QM方法化簡函數：
    1. 根據含1的個數分類最小項
    2. 二重循環合併
    3. 繼續合併直至沒有可合併的項
    4. 畫出質蘊涵項圖表，找實質蘊涵項
    5. 開始啓發式：找最大的覆蓋行，刪去最大的覆蓋的列
    6. 得到最終結果
21. 化簡狀態機：
    1. 劃分法：
       1. 先比較輸出進行分類
       2. 根據上一次的狀態不同，繼續劃分
    2. 蘊含表法：
       1. 先檢查輸出
       2. 確定兩兩之間等價的條件
       3. 不斷循環利用條件
       4. 直至不再變化
22. 多選器實現表達式
    1. 按照一個變量，從後向前分類討論
    2. 注意缺省的變量是指都可以，寫全
    3. 與非門結合可以實現異或
23. SR鎖存器
    1. 兩個非門/或非門（與非也可以）
    2. s置1，r置0
    3. 之所以不能同時爲1，是因爲變1後同時變0不確定
    4. $Q^*=S+R'Q$
    5. 門控：加入enable信號，或非一下
    6. 認爲$Q*$和Q是瞬時變化的，相隔$\delta t$
24. 主從觸發器
    1. 鎖存器的級聯+時鐘門控
    2. 級聯之後就變時序性
    3. 級聯-開關也是輸入值，輸入值作爲開關
    4. $Q^* = SC+R'Q+C'Q$
25. 主從D觸發器：
    1. S與R互補
    2. D=S+R’Q$
26. JK 觸發器
    1. j，k = 1 時，狀態翻轉
27. 寄存器
    1. 共用相同邏輯和控制的觸發器的集合
28. 畫電路，除非特殊要求，可以認爲輸入信號和它的非同時存在。
29. 我們用卡諾圖化簡，說考慮解決冒險再解決，一般不用解決
30. 化簡形式的說明：最終要求電路化簡，只用與非門（與-或電路）就1化簡（積之和SOP形式），只用或非門（或-與電路）就0化簡（和之積POS形式）
31. 當用移位寄存器來產生序列信號時,若序列的循環長度爲L,移位寄存器的位數爲n,則應滿足2^n=L. 因爲此題中L爲8,所以至少需要3個移位寄存器
32. 發現計數器竟然沒有輸出，只有輸入和LOAD、EN、CLR等的判斷？可能是那些QA等可以直接讀取吧
33. 兩個都要獨立控制燈！—— 異或！