AD中PCB檢查設計錯誤規則設置（DRC檢查配置）

AD中PCB檢查設計錯誤規則設置

• 遇到的問題：在設計好的PCB電路中，我們不能保證所有的線是否一次性全部布好，此時我們一般情況下需要設置電路的佈線規則檢查，以確保電路在佈線的時候不會發生錯誤，下面我將向大家介紹設計規則檢查的設置。
• 通過以下設置能保證絕大部分（%90）的用戶的使用不會在這個問題上出錯
  • 工具+設計規則檢查（快捷鍵 T+D），進入後界面如下所示：
    
  • 開始配置（勾選）項：
    • 第1步：
      
      注：第一個界面默認是以上配置，如有問題，請自行修改到默認的參數
    • 第2步：
      
    • 第3步：
      
    • 第4步：
      
    • 第5步：
      
    • 第6步：
      
    • 第7步：
      
    • 第8步：
      
    • 第9步：
      
• 最後：點擊確定，運行DRC,即可確定佈線是否有錯誤。
  歡迎大家評論，後續有需要會進行完善和修改 ！！！