chiplogic-網表提取-MOS器件插入
基於芯願景公司研發的集成電路自動化分析再設計系統。
反向設計流程包括
（1）芯片圖像的拼接和對準、
（2）版圖和網表的提取、
（3）邏輯功能分析、
（4）版圖再設計
本篇文章主要記錄基於Chiplogic Analyze軟件的模擬電路網表提取流程中的插入MOS器件及注意事項。
1、創建工作區
點擊“工程"→“創建工作區”，輸入名稱，點擊“確定”。
然後會彈出選擇引線層數，一定要正確輸入該芯片的引線層數，引線層數代表圖像層數；
本例程爲6層。
2、查看圖像層信息
此時即可看到反向的版圖信息，不同的芯片和工藝看到的圖像數據略有差異，在
左側爲工作區列表。右側爲其圖像層。可以點擊“工程”→“設計圖像層名稱和參數”。
第一層可用於分辨是PMOS和NMOS。第二層爲有源區，可分辨各個MOS管。第三層爲Poly，可看到MOS管的柵極二氧化硅層。第五層爲metal1金屬線1層。第六層爲metal2金屬線2層。下面所訴的各層均與上述層數一致。按快捷線123456可快速切換到響應層數。
3、尋找MOS管位置
首先在DF層找到各MOS管的放置位置，如果沒有DF層可從ST層觀看，（ctrl+滾輪可放大縮小）如下圖紅色矩形框即是一個MOS管。
4、分辨PMOS與NMOS
然後切換ST層分辨PMOS和NMOS，白色（亮）的爲N阱，即爲PMOS；偏黑色（暗）的爲NMOS。本例中爲PMOS。
5、測量寬W長L
切換到poly層，在這一層可以看到柵。
如下圖紅色區域即爲一個PMOS，其中上下兩排爲源漏區，中間爲柵極，白色爲孔，代表源區通過打孔與第五層金屬1層連接。快捷鍵k測量W和L的長度，W=3，L=4，（w和l儘量取整數）
注意事項
（1）畫MOS邊框時也可把源漏區包括進去，邊框不需要特別精確，無過多要求。
下圖爲另一個芯片版圖中的mos器件的PL層，紅色矩形標註的都是MOS器件，左右測爲有源區，也就是源極和漏極。
6、插入四端MOS器件
點擊最左側快捷欄中四端MOS器件圖表
，添加MOS管。在彈出的窗口填入MOS器件類型，以及W和L。
然後依次點四下鼠標鍵添加GDSB。
注意事項
（2）添加源漏引腳時，一般來說與電源線相連的即爲源極，相反另一端爲漏極。
在實際操作中不需要特別分辨出源極和漏極，在之後的邏輯分析工具中會自動分辨。
襯底一般連接到電源線（PMOS接VDD，NMOS接GND）。
（3）點四下鼠標鍵添加GDSB時，一定要在第三層點擊，此時GDSB是紅色字體；
如果在M1層插入引腳，則GDSB是黃色字體；同理在M2爲紫色字體。
如果把引腳層次弄錯了，可選中後右鍵編輯單元模板，選中引腳後右鍵修改層次爲1即可。
(4) 如果MOS管參數錯誤，可選中後按ctrl+enter修改屬性。
7、單元模板
綠色虛線框是表示單元模板，可以選中後按快捷鍵c複製該單元，並粘貼到另一個具有同一器件類型的MOS管區域，此時新的MOS管爲一個實例。
如果修改其中一個MOS管實例的屬性，則所有同樣的實例都會改變。假設綠色框爲M104，框內有一個4端pmos器件爲MM0_P1，那麼這個P1則代表一個實例，如果複製這個實例粘貼到另外的地方，則生成這個單元的新的實例MM0_P2。如果改變單元模板的其中一個實例，則所有一樣的實例都會改變。
注意事項
（5）對於類型相同、長寬比相同的MOS器件，推薦使用複製粘貼，不僅提高效率節省時間，並且利於修改和管理。