1、完整的芯片上電流程?
完整的芯片上電流程包含如下步驟
前提準備如下
- 芯片整體復位chip_rst處於有效狀態
- 芯片PLL復位pll_rst處於有效狀態
- 爲提供芯片ref_clk管腳提供穩定的時鐘,此類ref_clk管腳包含PLL參考時鐘、serdes參考時鐘、以及其他上電模塊IP的參考時鐘,例如memory repair和fimware加載的參考時鐘
下文以不包含調整電壓步驟的上電流程爲例,並且此芯片對外配置接口爲PCIE。
芯片上電流程如下
- 確認chip_rst、pll_rst處於有效狀態且參考時鐘ref_clk已穩定
- 釋放芯片PLL復位pll_rst,此PLL爲PCIE接口單獨提供時鐘
- 釋放芯片復位chip_rst
- 復位chip_rst有效時,除pcie_pll外其他PLL均處於復位狀態,釋放芯片復位chip_rst一段時間後,其他PLL復位釋放。
- 等待所有的PLL穩定後,啓動存儲修復memory repair,使用冗餘存儲單元修復生產過程中的缺陷
- 等待memory repair完成後,復位存儲單元mem_rst_n,使其有正確的初始值
- 等待一段時間,釋放mem_rst_n
- 等待一段時間,開始firmware加載,給PCIE接口的serdes 加載firmware
- 等待firmware加載完成後,按順序依次釋放pcie模塊的多個復位
- 等待PCIE鏈路訓練狀態機達到L0狀態,表示PCIE成功建鏈。