IO外设

在这里插入图片描述
引脚定义图
在这里插入图片描述
VDD电源
VSS接地
在这里插入图片描述
在这里插入图片描述
左侧寄存器
在这里插入图片描述
输出一个数字量内部流程
1通过一些服用配置确定引脚是给IO用的–绿
2通过配置选择打通它里面数据通路,也就是数字量传递通路,由我们IO寄存器来接管-橙
3要输出,我们对PDDR的方向寄存器进行编程,进一步进行数据通路的配置,使他工作在引脚输出的状态,这时这个引脚功能由pdor来控制,这个可以看到数据由PDOR控制,即pin就有逻辑0或逻辑1。在芯片就是3.3v或0。在这里插入图片描述

如果希望输入则
1通过复用把引脚交给IO
2对pddr方向寄存器进行编程,让它工作输入状态,此时对pdor寄存器进行编程会发现值无法反应在引脚上,已经被隔断
3引脚值送到最上面的第三个寄存器PDIR上
对数据进行读操作

在这里插入图片描述

复用模块可以不当IO模块,pin就不当io了 ,扩展下,现在IO是push and pull结构
在这里插入图片描述
它由一堆互补的对管,比如PMOS和NMOS分别控制与电源和地的导通,在一个数字量输出时候可以选择单侧导通,从而将电源和地以非常小的阻抗送到引脚上,获得高电压和低电压,这样输出模式有非常小的输出阻抗,有非常强的电流驱动能力,有比较快的切换速度,这种输出称为推挽输出
在这里插入图片描述
在这里插入图片描述
IO引脚低电平灯就亮了
在这里插入图片描述

IO引脚高电平灯就灭了
在这里插入图片描述
在这里插入图片描述
得到逻辑1和逻辑0
在这里插入图片描述

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章