觀感更好的是在公衆號的排版：https://mp.weixin.qq.com/s/SRw-Tk7CDaiJzXETUgAOXA
1.2、CPU外圍器件搭配
1.2.1、DDR
簡說
第一篇講了CPU的框架選擇，其實我們應該順勢講下CPU具體選型的，但是其中又涉及到了最小系統問題，故這幾篇講的內容基本爲一個嵌入式系統的最小系統各自部分。
CPU運行需要有能直接尋址的存儲空間，而DDR正是擔任了此角色。
DDR從DDR1到DDR2，再到DDR3，現在基本又讓看GDDR6，LPDDR5、HBM3馬上都要來了也馬上都要來了，可見摩爾效應之可怕。
而這其中，我應用最多則爲DDR3，目前市面上很多產品依舊是DDR3爲主流設計，因爲他足夠我們的場景使用。那爲什麼會有DDR4，DDR5等的出現了，不是說DDR3足夠使用了嗎？
記得我們一開始說的設計要有市場意識嗎？現在就派上了用處，雖然說越往後面的DDR速率會越快，同時也帶來的是價格居高不上，所以你會看到很多電子產品均使用的是DDR3，目前有向DDR4延伸之意，一般這種新技術會在我們的電腦中體現出來，特別是高性能的電腦中，目前手機的配置有取代之意，這裏舉例電腦和手機，因爲他是我們最常見也最熟悉的東西（註明：包括以後文章，均不會以軍工等爲例）。
01基礎點
DDR參考寶典有二，其一爲標準規格書，如下圖所示，這個是DDR的設計指導文件，一般是每一代會有一冊，但是在實際應用中，你會發現我們很少用到他，那爲何他會歸屬於寶典其一，我們有句老話強者定其標準（可以參考之前華爲5G標準的新聞）。
這裏如果你是僅僅是使用DDR的話，很多時候是不需要看到這份文檔的，所以你應該參考寶典其二——所選型型號datesheet，具體使用法則datesheet均有指出，包括了電壓。
很多時候，作爲硬件設計人員的話，可以實施拿來主義，即參考開發板或則官網的參考設計，現在越來越多的電子設計都有標準參考電路，以此爲標準進行裁剪即可，注意可變引腳的輸出輸入是否需要做適當變化，而不是一味的抄，這樣子到時候出樣機，你會哭的，所以對於DDR的知識就落到了PCB和EMC上去了。
2 DDR拓撲
DDR拓撲結構一般有其二，星形和菊花鏈型。
拓補結構隻影響地址線的走線方式，不影響數據線，具體如下圖所示，你會發現數據線是互不影響的，影響的只有地址線的長度。
Fly-by拓撲結構：一般來說以上兩種拓撲結構足夠我們日常的普通應用，但是如果當需求中的信號頻率高達1600MHz的時候，以上的的星形拓撲就無能爲力了，而普通的菊花鏈也不足於支撐如此之高的頻率，以此會使用菊花鏈拓撲結構的改進型拓撲結構，Fly-by拓撲結構。
03匹配電阻，端接電阻
影響信號質量的反射行爲是由於阻抗不匹配造成的
我們的端接電阻就是來處理信號質量問題的，由於大多數器件的輸入阻抗都挺大的，比如CMOS器件約100KΩ，雙極性器件約10KΩ，er驅動器的輸出阻抗又很低，所以到導致輸入和輸出的阻抗不匹配，導致較多的反射行爲，我們一般有2種方式去處理終端匹配問題，一種是減小負載端的輸入阻抗，以消除信號在負載端的反射，另外一種則是在負載並聯一個電阻即可，這種方法叫做並聯終端匹配技術，所以又了我們所謂的匹配電阻。
附上之前轉載的一篇文章：
DDR佈線規則與過程——見過最簡單的DDR佈線教程
【下一集再見】
電子工程師的自我修煉
一個專注技術的筆者
歡迎關注我的公衆號
