引言
隨着視頻信號從標清到高清和超高清的發展，原來所使用的視頻信號並行傳輸接口，其難以擴展、接口引腳多以及高功耗等缺點已經變得尤爲突出。新興的基於數據包傳輸的串行接口，如MIPI CSI-2和DSI接口，可以解決並行接口的不足，同時也可以減小系統的複雜性。理解並行和串行接口帶寬的計算方法，可以避免在選擇正確的FPGA數據通道（Lane）數量和每個通道所需要的數據傳輸速率時遇到的問題。這篇文檔詳細地描述了圖像傳感器（image sensor）通過MIPI CSI-2或DSI接口的單個數據通道（single lane）或多個數據通道（multi-lane）在輸出RGB，YUV或RAW數據時計算帶寬和數據速率的方法。同樣的計算方法可以被應用到其他的視頻接口上，如FPD-Link，HiSPI和HDMI等。
圖1表示一個CMOS Sensor橋設計的概念模型。在圖的左邊，一個CMOS Sensor通過1～4個串行數據通道（Lane）傳輸圖像數據到FPGA；FPGA sensor橋將各個Lane中的數據組合起來，並轉換這些數據爲並行數據。在圖的右邊部分，圖像數據以標準視頻格式從並行總線輸出。基於已知的輸出視頻格式信息，可以計算出所需要的帶寬。因爲FPGA不會緩存視頻幀，CMOS傳感器輸入的視頻信號峯值必須滿足輸出的帶寬要求。根據這樣的推定，可以估計最大數據速率和CMOS sensor接口的位（bit）時鐘頻率。
視頻格式
爲了估算數據傳輸速率，需要理解經過sensor bridge傳輸的視頻數據的格式。視頻是由一系列的靜止的圖像組成的，每一幅靜止的圖像由很多個單獨的像素行來組成的。圖2表示一個圖像隔行掃瞄視頻幀的概念圖。逐行掃描的視頻幀與其非常相似，只是每幀只有一個Field.
對於數字視頻，每一套單獨的行同步（HorizontalSync HS）,場同步（Vertical Sync VS）和數據有效（Data Enable DE）信號被用來同步視頻數據傳輸；或一個嵌入到視頻數據流的特殊的序列表示有效視頻信號的開始（Start of Active Video SAV），有效視頻的結束（End of ActiveVideo EAV）。對於MIPI CSI-2，在LLP層（Low Level Protocol）定義了兩種包結構：長包攜帶有效的視頻信號，短包裏包含幀同步（例如幀起始和幀結束）和行同步（行開始和行結束）。
視頻流有許多的特徵，例如：幀速率，逐行掃描與隔行掃描，長寬比，立體，顏色空間和顏色深度等。在後續的討論中，主要討論的是用於計算數據傳輸速率的主要參數。
視頻分辨率和像素時鐘
視頻分辨率定義爲寬（width）×高（height），單位爲像素。例如：1920×1080表示行有1920個像素，列有1080個像素。圖3表示常見的分辨率。
有兩種主要的視頻格式標準：SMPTE/CEA爲廣播電視定義視頻標準；VESA爲計算機顯示器定義視頻標準。表1羅列了最常見的視頻分辨率。在這些中間，我們選擇HD（1280×720p） FHD（1920×1080p）和UHD（3840×2160p）爲例在後續的章節中來計算帶寬和數據傳輸速率。
有些圖像傳感器可以輸出標準視頻格式的圖像，但同樣也有一些輸出爲非標準的。無論哪種，最爲重要的是要獲取每一行總的採樣數，總的行數，還有幀刷新速率。基於這些才能夠討論怎樣計算帶寬。
色彩深度
色彩深度，也稱爲位深，即表示單個像素中各個顏色分量的比特數。深顏色空間支持30/36/48bitRGB顏色深度。在本文檔中，像素深度等於每一個像素中所有顏色的深度。例如：30bit深顏色RGB的像素尺寸定義每像素30 bit，或者每種顏色10bit.
MIPI CSI-2/DSI 接口
CSI-2和DSI是兩種基於MIPI D-PHY物理接口的串行協議。MIPI D-PHY支持單向HS（High Speed）模式和雙向LP（Low Power）模式。對於CMOS傳感器橋的應用，只需要MIPI D-PHY接收器（RX）在FPGA的接收接口處，它允許連接橋接收HS數據，通過一個時鐘Lane和多達4個的數據Lane.圖4a顯示了單向接收器HS模式的接口框圖，圖4b顯示了單向接收器HS模式和雙向LP模式的接口框圖。
組包
MIPI CSI-2支持YUV，RGB，或RAW數據，每個像素格式從6bit到24bit不等。在數據進入LLP（Low LevelProtocol）發送之前，發送器會將像素數據組包成字節（Pixel-to-byte Packing）；在接收器端，從LLP層接收到的字節數據將會被解包到像素數據（Byte-to-PixelUnpacking）.一個CSI-2的長包包括一整行圖像數據。對於所有的數據類型，長包中的數據的總大小應該是8bit(Byte)的整數倍。圖5是一個4個10bit（RAW10）像素數據組包成5個字節的例子。
表2表示了對所支持的數據格式的包大小約束。每個包的長度必須是表格中的數值的倍數。爲簡單起見，所有的數據格式例子都是單數據通路（single lane）配置。
多數據通道（Multi-Lane）
數據通道Lane是可擴展的，當需要傳輸的視頻信號帶寬大於一個數據通道所能承載的極限時，或者試圖避免高時鐘速率的場合應用時，可以將數據通路擴展爲兩個，三個或者四個，總線帶寬可以獲得近似線性的增加。
帶寬和數據速率
定義
像素時鐘pixel-clock — 傳輸單個像素的時鐘,一般爲MHz
帶寬 Bnadwidth — 給定系統通過特定頻率數據的能力
數據速率 Data Rate — 傳輸層每秒比特流的吞吐量
帶寬和數據速率計算
在本章中，將總結怎樣計算帶寬和數據傳輸速率
像素時鐘（MHz）
如果視頻格式是標準的，像素時鐘頻率可以通過SMPTE/CEA或VESA的標準來獲得。或者通過下面的等式來計算出：
Pixel Clock Frequency = Total Horizontal Sample × Total Vertical Lines × Refresh Rate
Total Horizontal Sample 和Total Vertical Line包括blanking period（消隱區域），Refresh Rate可以稱之爲幀頻率或者垂直頻率。
Total Data Rate或Bandwidth(Mbps/ Gbps)
給定視頻格式的帶寬（Bandwidth）是像素時鐘頻率和像素大小的乘積。CMOS傳感器接口的總數據速率（Total Data Rate）必須與帶寬（Bandwidth）相匹配。
Total Data Rate(Bandwidth) = Pixel Clock Frequency × Pixel Size(in bits)
每個數據通道的數據速率Data Rate per Lane(Mbps / Gbps)
每個Lane的數據速率是總的數據速率（帶寬 bandwidth）除以總的數據通道數。CSI-2最大支持4個數據Lane.
Data Rate per Lane=Total Data Rate ÷ Number of Data Lane
位時鐘 bit clock(MHz)
因爲MIPI數據通道Lane是一個DDR（double data rate）接口，所以CSI-2的位時鐘頻率是每個通道的數據時鐘速率的一半
Bit clock frequency = Data Rate per Lane ÷ 2
例子
器件選擇
硬件特點
表3表示使用MachXO2 ,MachXO3L,Lattice ECP3 and ECP5 device families 的MIPI D-PHY硬件實現特性。對MIPI D-PHY接收器和發送器的資源利用情況和設計性能等更詳細的細節，請參考RD1182文檔。
MIPI D-PHY數據通道Lane Number選擇矩陣表
表4羅列了MIPI D-PHY LaneNumber和Line Rate以及總數據速率（TotalData Rate）的數據對照表。爲了清楚起見，這個矩陣表只選擇三個通用的分辨率和一些主要的色彩深度作爲例子。其他視頻格式的通道數和通道速率可以使用帶寬和數據速率部分的等式來計算
圖7和圖8說明了MIPI D-PHY接口在不同的視頻格式中總的數據速率（TotalData Rate）數據通道數（Lane Number）和線速率（Line Rates）之間的關係。X軸表示像素時鐘速率，Y軸表示總的數據速率，黃色虛線標記爲MIPI D-PHY數據通道選擇。
