台部落
註冊
登錄
寫文章
請輸入正確的登錄賬號或密碼
註冊
忘記密碼
推薦
最新
android
mysql
python
算法
java
linux
javascript
數據庫
php
c++
精簡指令集程序內置CPU設計(8位和16位)
我是大马猴
2020-06-28 06:15:25
基於verilog的數字萬年曆時鐘設計
我是大马猴
2020-06-28 06:15:25
使用verilog編寫週期爲4s的呼吸燈,基於quartues平臺,並具有測試文件查看波形,適合新手入門
我是大马猴
2020-06-28 06:15:25
不使用加減號,使用verilog實現多位加法器功能
我是大马猴
2020-06-28 06:15:24
xilinx 的FFT IP核的使用手冊及仿真結果,matlab仿真結果對比,適合初學者學習
我是大马猴
2020-06-28 06:15:24
串行RapidIO技術簡要介紹
我是大马猴
2020-06-28 06:15:24
FPGA研發心得~~轉
我是大马猴
2020-06-28 06:15:24
基於fpga的dds設計報告
我是大马猴
2020-06-28 06:15:24
4位7段共陰數碼管動態顯示的verilog代碼
rbin_yao
2020-06-27 20:50:45
100MHz分出1Hz的verilog代碼
rbin_yao
2020-06-27 20:50:45
1024點fft原理及fpga實現
雷凌峻毅
2020-06-27 20:47:03
hdl and c co-simulation in vcs
xiantongma
2020-06-27 04:52:02
Verilog中Case語句
CLL_caicai
2020-06-26 21:02:22
芯片設計抽象層及其設計風格
李锐博恩
2020-06-26 14:16:21
Verilog初級教程(1)認識 Verilog HDL
李锐博恩
2020-06-26 14:16:20
加载中⋅⋅⋅
1
2
3
4
5
6
7
8
9
10
verilog 24小時熱門